基于PowerPC的小目標(biāo)檢測系統(tǒng)設(shè)計(jì)

摘　要:小目標(biāo)檢測與硬件實(shí)現(xiàn)技術(shù)是決定精確制導(dǎo)武器性能的關(guān)鍵技術(shù)之一,其難點(diǎn)在于如何解決運(yùn)算量大、實(shí)時(shí)性要求高與系統(tǒng)小型化要求之間的矛盾。選取了動(dòng)態(tài)規(guī)劃小目標(biāo)檢測算法,分析了其算法特點(diǎn)與資源需求,在此基礎(chǔ)上提出并實(shí)現(xiàn)了基于嵌入式PowerPC處理器硬核的SOPC解決方案。系統(tǒng)的調(diào)試結(jié)果證明,這一設(shè)計(jì)方案能夠?qū)崟r(shí)完成小目標(biāo)檢測的任務(wù)。

　　1　引　言

　　小目標(biāo)檢測系統(tǒng)的任務(wù)是根據(jù)探測器獲取的圖像序列實(shí)時(shí)地把小目標(biāo)從噪聲中檢測出來,它的實(shí)現(xiàn)是目標(biāo)識(shí)別跟蹤的前提和基礎(chǔ)。小目標(biāo)檢測需要對(duì)探測到的圖像進(jìn)行實(shí)時(shí)處理,運(yùn)算量巨大。另外,特殊的應(yīng)用環(huán)境又對(duì)小目標(biāo)檢測系統(tǒng)在低功耗、輕小型化等方面提出了更高的要求。因此,完成小目標(biāo)檢測任務(wù)不僅需要尋求合理的小目標(biāo)檢測算法,在實(shí)現(xiàn)時(shí)還需要考慮處理性能和體積功耗。

　　2　DPA算法簡介

　　探測器與目標(biāo)較遠(yuǎn)時(shí),目標(biāo)在紅外圖像上的成像面積很小,一般不超過探測器像元的大小,因此表現(xiàn)為小目標(biāo),而且圖像信噪比很低。低信噪比條件下的小目標(biāo)檢測,首先要解決的是目標(biāo)能量積累的問題?；趧?dòng)態(tài)規(guī)劃的能量累加算法(DPA算法)可以對(duì)小目標(biāo)進(jìn)行有效的能量積累。如圖1所示,DPA算法主要包括三個(gè)部分: ①基于動(dòng)態(tài)規(guī)劃的小目標(biāo)能量累加; ②門限分割; ③基于軌跡關(guān)聯(lián)與置信度檢驗(yàn)的目標(biāo)軌跡處理,下面對(duì)這三部分進(jìn)行簡單介紹。

圖1　小目標(biāo)檢測算法結(jié)構(gòu)圖

　　基于動(dòng)態(tài)規(guī)劃(DP)的能量累加算法是一種典型的先跟蹤后檢測算法。在多幀圖像序列中首先估計(jì)目標(biāo)的運(yùn)動(dòng)軌跡,沿軌跡進(jìn)行目標(biāo)能量積累,然后對(duì)能量積累后獲得的圖像進(jìn)行檢測判決。由于目標(biāo)能量在不同幀之間是相關(guān)的,而噪聲在不同幀之間是不相關(guān)的,因此沿目標(biāo)軌跡上的能量積累將大于非目標(biāo)軌跡上的能量積累,能量積累后的圖像有效提高了信噪比,從而獲得較好的檢測性能。

　　經(jīng)過動(dòng)態(tài)規(guī)劃能量累加后的圖像為灰度累加和圖像,此時(shí)目標(biāo)點(diǎn)的能量遠(yuǎn)大于噪聲,因此可以根據(jù)某一準(zhǔn)則確定分割門限,剔除絕大部分噪聲軌跡點(diǎn),獲得候選目標(biāo)點(diǎn)集,進(jìn)而完成目標(biāo)檢測。

　　經(jīng)過目標(biāo)能量累加和恒虛警門限分割后,得到候選目標(biāo)集。從這些候選目標(biāo)集中找到真實(shí)目標(biāo)的軌跡,共需要四部分的工作:新軌跡的建立、軌跡關(guān)聯(lián)匹配、目標(biāo)軌跡狀態(tài)預(yù)測、滑動(dòng)軌跡置信度檢驗(yàn)。

　　3　系統(tǒng)實(shí)現(xiàn)

　　根據(jù)前面對(duì)小目標(biāo)檢測算法的特點(diǎn)分析,動(dòng)態(tài)小目標(biāo)能量累加算法操作簡單,運(yùn)算量大,處理時(shí)間要求嚴(yán)格,適合用硬件實(shí)現(xiàn);而軌跡關(guān)聯(lián)算法操作復(fù)雜,但處理的數(shù)據(jù)量小、時(shí)間相對(duì)寬裕,適合用軟件來實(shí)現(xiàn)。在綜合考慮了系統(tǒng)的體積、功耗、穩(wěn)定性等因素后,最終選取了SOPC的實(shí)現(xiàn)方案,將整個(gè)系統(tǒng)集成于一塊核心芯片———Virtex - 4 FPGA上。能量累加由構(gòu)建于FPGA內(nèi)部的專用硬件子系統(tǒng)來完成;軌跡關(guān)聯(lián)部分則由Virtex - 4 FPGA內(nèi)嵌的PowerPC405處理器來完成。