基于姿態(tài)測量的微型存儲系統(tǒng)的設計

摘要：本文主要介紹了微型存儲測試系統(tǒng)在姿態(tài)測量中的設計，結(jié)合飛行體在飛行時各種變化姿態(tài)的采集，編幀，存儲這一問題，詳細地闡述了微型存儲測試系統(tǒng)的工作原理、系統(tǒng)組成、軟硬件設計以及所實現(xiàn)的性能指標；根據(jù)微型存儲測試系統(tǒng)的具體工作過程，結(jié)合大量的拋撒試驗，利用FPGA比較系統(tǒng)的設計和完善了微型存儲器的各個工作狀態(tài)，提高了存儲器系統(tǒng)工作的可靠性，最后通過軟件對試驗數(shù)據(jù)的讀取和分析，驗證該微型測量系統(tǒng)的正確性。

　　概述

　　微型姿態(tài)測試系統(tǒng)在航天科技領域起著越來越重要的作用，對確定飛行體各種飛行姿 態(tài)有著重要的參考意義。在測試領域中，低功耗，小體積，噪聲小，大容量已是競爭的主要 目標。微型姿態(tài)測試系統(tǒng)主要用于飛行體拋撒后到落地前的三向角速度及線加速度參數(shù)的測 量、采集、編碼和記錄，并在飛行體硬回收后完成遙測數(shù)據(jù)的事后讀取和處理。

　　在本文的設 計中，飛行體姿態(tài)微型存儲器測試系統(tǒng)達到并滿足了傳統(tǒng)上難以勝任的高性能指標和許多技 術上的苛刻要求，其中體積小，低功耗，抗過載性能高是本文設計的主要方面。從系統(tǒng)結(jié)構(gòu) 設計、電源設計以及狀態(tài)設計等環(huán)節(jié)保證了小體積、低功耗的設計要求，也提高了整個系統(tǒng) 的抗高過載性能。

　　1 微型姿態(tài)存儲測量系統(tǒng)的模塊組成及工作原理[1] 如圖1 所示，為微型姿態(tài)存儲測量系統(tǒng)框圖。整個系統(tǒng)由過載開關、慣性組合、電源控 制及變換電路、信號調(diào)理電路、A/D 轉(zhuǎn)換系統(tǒng)、中心控制邏輯單元、FLASH 存儲器和讀數(shù)接 口電路等組成。

　　飛行體在空中飛行中當達到額定的過載量時，系統(tǒng)將由過載開關來觸發(fā)啟動信號，飛行 體的三維角速度及線加速度參數(shù)由慣性組合轉(zhuǎn)化為供記錄器采集的模擬信號，記錄器將在 FPGA 中心控制單元的時序控制下對模擬信號進行采集、編幀和存儲，當記錄器被收回時， 將由地面檢測系統(tǒng)對存儲器的數(shù)據(jù)進行讀取和事后處理。

　　電源控制及變換模塊接收到“啟動”命令后，就將飛行體上裝載的電源經(jīng)轉(zhuǎn)化輸出給慣 性組合供電，同時將系統(tǒng)電池經(jīng)過變換輸出系統(tǒng)3.3V 給整個記錄裝置供電。信號調(diào)理模塊就是把慣性組合信號調(diào)理成可以被記錄裝置接收的0～3.3V 信號，同時保證記錄裝置足夠的 輸入阻抗，即不影響被測信號的電氣特性。

　　6 通道12 位A/D 轉(zhuǎn)換系統(tǒng)的功能是在中心控制 邏輯模塊的控制下，按照12KHz 的采樣率對慣性組合送來的6 路信號進行采集，并將采集到 的數(shù)據(jù)送到中心控制邏輯模塊中。

　　中心控制邏輯模塊是整個記錄裝置的核心部分，它的功能是對6 通道12 位A/D 轉(zhuǎn)換系 統(tǒng)送來的數(shù)據(jù)按順序采集后送入128M 容量的8 位 FLASH 存儲器中，其路采樣率為2KHz。

　　在 中心控制邏輯模塊開始工作的同時，就隨之發(fā)出“自保”命令給電源控制及變換模塊，以保 證電源控制及變換模塊即使在過載開關再斷開后仍能正常工作，即保證過載開關的觸發(fā)有效 性。128M 容量的8 位FLASH 存儲模塊主要用于數(shù)據(jù)的存儲，其容量為128M，數(shù)據(jù)位為8 位。 由于FLASH 存儲器具有掉電保持數(shù)據(jù)的功能，所以不需要設計后備電池進行掉電保護數(shù)據(jù)。 根據(jù)前面的技術指標可知，128M 的容量遠滿足所要求的存儲容量。

　　讀數(shù)接口模塊主要用于 記錄裝置檢測時和回收后數(shù)據(jù)的讀取。 2 微型存儲器系統(tǒng)的硬件設計 微型姿態(tài)存儲器測試系統(tǒng)對電源有苛刻的要求，因為此測試系統(tǒng)由電池供電，根據(jù)低功 耗的設計原則，本設計采用了MAX8882 的低壓差電源控制芯片，對輸入3.5V～5V 電壓能同 時轉(zhuǎn)換出3.3V 和2.5 電壓，通過邏輯程序控制電源芯片可有效控制整個系統(tǒng)的耗電量。當 啟動電源控制系統(tǒng)時，邏輯控制中心產(chǎn)生自保信號來控制MAX8882 的shutdown 使能端，使 整個系統(tǒng)正常供電。當采集存儲過程完成時，邏輯控制中心產(chǎn)生觸發(fā)信號來控制MAX8882 停止工作，從而整個系統(tǒng)處于節(jié)能狀態(tài)。

　　微型姿態(tài)存儲器的電路設計思路主要依據(jù)對飛行體的姿態(tài)參數(shù)進行實時采集，編幀和存 儲這一思路進行設計，信號調(diào)理電路是將姿態(tài)模擬信號進行分壓、濾波和跟隨運放后傳送發(fā) 給模數(shù)轉(zhuǎn)換芯片， 模數(shù)轉(zhuǎn)換電路采用了美信公司的MAX1295 芯片，它是6 通道12 位精度逐 次逼近式的數(shù)模轉(zhuǎn)換器，采樣率為265Ksps,片內(nèi)集成了高性能的采樣保持電路和參考電壓 源。同時還具有較低的功耗和較高的信噪比，可以進行內(nèi)部和外部的采樣模式設置，在本設 計中采用了外部采樣模式。

　　存儲系統(tǒng)采用了三星公司的K9F1G08 FLASH 存儲器，該芯片性能良好，封裝較小，為 微型化測試系統(tǒng)設計提供了便利，在邏輯中心的時序控制下，對存儲器進行讀、寫、擦除操 作，每種操作都采用了由FLASH 的狀態(tài)信號r/b 進行中斷的方式。在寫操作過程中，以8 位數(shù)據(jù)進行存取，在存儲一頁數(shù)據(jù)時要進行頁編程，大約要300us～700us ，等待r/b 狀態(tài) 信號的改變后進入下一頁的存儲，為了使采集和存儲的速度相匹配，在FPGA 內(nèi)部采用了8K Bits 的雙口RAM，在FLASH 存儲器進行頁編程的時候進行數(shù)據(jù)的緩存。在擦除操作過程中，對 FLASH 存儲器要進行塊擦除，擦除一塊時間要2ms～3ms,等待r/b 狀態(tài)信號的改變后進 入下一塊的擦除。同樣在讀取數(shù)據(jù)操作中，每讀取一個字節(jié)都要等待r/b 的中斷，數(shù)據(jù)通過 檢測臺和USB 電纜傳給上位機。