新聞中心

EEPW首頁 > 測試測量 > 設計應用 > 基于DSP的新型多功能電能質(zhì)量監(jiān)測儀表的設計

基于DSP的新型多功能電能質(zhì)量監(jiān)測儀表的設計

作者: 時間:2010-03-15 來源:網(wǎng)絡 收藏
近年來,我國電力事業(yè)無論是發(fā)電總量還是電網(wǎng)的建設都得到了迅猛發(fā)展,電力系統(tǒng)的規(guī)模不斷擴大。但隨著生產(chǎn)力的發(fā)展,的問題日益受到重視,生產(chǎn)和生活中對于的要求也越來越高。由于高壓直流輸電系統(tǒng)的應用和大量變頻器、整流器、電弧爐等非線性負荷、沖擊性負荷不斷地引入電力系統(tǒng),大量諧波電流注入電網(wǎng),造成電力系統(tǒng)中諧波含量急劇上升和電壓波形嚴重“畸變”,致使下降。電網(wǎng)中的諧波污染日益嚴重,對繼電保護、計算機、測量和計量儀器及通訊系統(tǒng)都有不利和不可預知的影響;降低了電網(wǎng)可靠性,增加了電網(wǎng)損失;降低了電氣設備的效率和利用率,在生產(chǎn)和生活中都造成巨大的經(jīng)濟損失。
鑒于以上的各問題,提高電能質(zhì)量的新技術及改善電能質(zhì)量的分析方法成為電力系統(tǒng)領域中的研究熱點。為了采取合理的措施提高電能質(zhì)量,對電能質(zhì)量參數(shù)指標準確的檢測和分析,對電力系統(tǒng)中各參數(shù)的實時、準確地測量,是解決電能質(zhì)量問題的一個重要環(huán)節(jié),只有對所存在的電能質(zhì)量問題進行有效的檢測、數(shù)據(jù)分析,才能清楚該電能質(zhì)量問題的特性,進而采取相應的解決措施,以保證電網(wǎng)安全、經(jīng)濟運行。本設計以高性能數(shù)字信號處理器TMS320VC5402和高精度16位A/D轉換器AD73360為核心,針對現(xiàn)有裝置在軟硬件設計方面存在的一些不足,通過基于的快速傅里葉變換算法[1],對裝置開發(fā)涉及到的軟硬件作出部分改進,對下位機重新作出設計,構架了+MCU方案,設計了一種實時監(jiān)測電力參數(shù)的裝置,可以測量三相電壓、電流、有功功率、無功功率、功率因數(shù)及頻率等,在電能質(zhì)量方面具體包括:2~31次諧波分析、電壓波峰系數(shù)、電流K系數(shù)、三相電壓/電流不平衡度等。
1 系統(tǒng)工作原理及總體設計
本系統(tǒng)的硬件設計整體結構圖如圖1所示,以TI公司的TMS320VC5402芯片為核心,包括電流/電壓隔離電路、信號調(diào)理及A/D采樣電路、以16位低功耗單片機MSP430F149為核心的人機接口電路以及系統(tǒng)輔助電源,實現(xiàn)了對包括三相電流/電壓在內(nèi)的各電參量的測量、顯示控制以及通信等功能。整個系統(tǒng)以準確采樣與處理為基礎,兼顧整體的設計簡單、成本低廉等因素。

本文引用地址:http://m.butianyuan.cn/article/195494.htm


首先三相電壓/電流經(jīng)過精密電壓電流互感器轉換后濾除高次諧波,再經(jīng)過信號調(diào)理電路變換為適合AD73360采樣的信號進行采樣。AD73360將采樣完的數(shù)字信號送入。
 由DSP對采樣數(shù)據(jù)作進一步抗混疊處理后,計算出各電力參數(shù)并通過快速傅里葉算法進行諧波分析,并將需要的參數(shù)進行存儲[2]。
 經(jīng)過DSP處理后的各實時電參量經(jīng)通信單元送給以MSP430F149為核心的上位機進行顯示。系統(tǒng)設計包括鍵盤輸入控制電路以及LCD液晶顯示電路,實現(xiàn)友好、直觀的人機接口。
2 系統(tǒng)硬件設計
2.1 TMS320VC5402與AD73360接口電路

 AD73360是ADI公司推出的6通道模擬輸入的16位串行可編程A/D轉換器。它采用∑-△ A/D轉換原理,具有良好的內(nèi)置抗混疊性能,所以對模擬前端濾波器的要求不高,用一階RC低通濾波器就能滿足要求。其采樣率和輸入信號增益都是可編程的,采樣率可分別設置為64 kS/s、32 kS/s、16 kS/s和8 kS/s(輸入時鐘為16.384 MHz時),增益可在0 dB~38 dB之間選擇。AD73360能保證6路模擬信號同時采樣,且在變換過程中延遲很小。本系統(tǒng)中AD73360采用交流耦合的差分輸入,通過McBSP接口與TMS320VC5402相連,接口信號線的數(shù)目只有6條,簡捷高效。圖2是具體連接方法。


AD73360的串口時鐘SCLK信號作為McBSP的發(fā)送時鐘信號(CLKX0)和接收時鐘信號(CLKR0);McBSP的發(fā)送引腳(FSX0)、接收幀同步引腳(FSR0)與AD73360的輸入引腳(SDIFS)、輸出幀同步(SDOFS)連接到一起,使McBSP的發(fā)送信號(FSX0)和接收幀同步時鐘信號(FSR0)與AD73360的輸出幀同步信號(SDOFS)保持同步。AD73360的數(shù)據(jù)輸出引腳(SDO)和輸入引腳(SDI)分別與McBSP的數(shù)據(jù)接收引腳(DR0)和數(shù)據(jù)發(fā)送引腳(DX0)相連。AD73360的激活信號SE由鎖相倍頻電路的輸出倍頻信號AD_SE觸發(fā),實現(xiàn)同步鎖相采集。AD73360的驅(qū)動時鐘信號MCLK可以由DSP分頻得到,也可以由晶振直接產(chǎn)生,AD73360的最高輸入時鐘為16.384 MHz。
2.2 鎖相倍頻電路及頻率測量
 傅里葉變換要求每周期采樣點數(shù)等間隔,且采樣時間要涵蓋整周期。因此對采樣點數(shù)的要求非常嚴格。實現(xiàn)同步采樣的方式有軟件同步和硬件同步兩種,硬件同步采樣比軟件同步采樣響應迅速,能實時追蹤頻率變化。本裝置中采樣脈沖產(chǎn)生電路由過零比較器、鎖相器以及分頻電路組成。鎖相電路選擇了一種性能優(yōu)良的CMOS鎖相環(huán)路CD4046,同時CD4046提供給計數(shù)器74LS393來產(chǎn)生所需的分頻信號。


上一頁 1 2 3 下一頁

評論


相關推薦

技術專區(qū)

關閉