新聞中心

EEPW首頁(yè) > 測(cè)試測(cè)量 > 設(shè)計(jì)應(yīng)用 > 高性能手持示波表低功耗設(shè)計(jì)中的關(guān)鍵技術(shù)

高性能手持示波表低功耗設(shè)計(jì)中的關(guān)鍵技術(shù)

作者: 時(shí)間:2009-07-22 來(lái)源:網(wǎng)絡(luò) 收藏

  方案二:多片相對(duì)低速ADC拼合實(shí)現(xiàn)500MSaps。針對(duì)要求,這里可通道選擇兩片AD9481交替采集實(shí)現(xiàn),該方案需提供兩對(duì)相差180度的250MSaps的時(shí)鐘,共四路時(shí)鐘,這種情況,完全可以由FPGA直接提供實(shí)現(xiàn)。該方案最大特點(diǎn)在于時(shí)鐘靈活性高,比如在慢速時(shí)基檔位下,可以在FPGA中靈活設(shè)置不同頻率的采樣時(shí)鐘,達(dá)到動(dòng)態(tài)減小功耗的目的。

  根據(jù)示波表工作的不同狀態(tài),對(duì)兩種方案的ADC部分功耗情況進(jìn)行了對(duì)比,如表2所示。

  其中Po是指采用單片AT84AD004因?yàn)樾枰念~外時(shí)鐘器件而帶來(lái)的功耗,大約200mW,全速/雙通道是指示波表雙通道都處于運(yùn)行狀態(tài),且ADC工作在最高采樣率500MSaps情況下,慢速是指示波表工作在慢時(shí)基檔位,ADC的工作采樣率 250MSaps。

  兩種方案的ADC方案功耗對(duì)比如圖2所示:

  顯然,方案二在各種工作模式下的功耗都低于方案一。實(shí)際上,ADC全速采樣所對(duì)應(yīng)的時(shí)基檔位個(gè)數(shù)通常不到時(shí)基檔位總個(gè)數(shù)的30%,慢速時(shí)基檔位占大部分;而用戶(hù)大多數(shù)時(shí)間是使用一個(gè)通道進(jìn)行測(cè)量,單通道使用占主要部分;所以“慢速/雙通道”、 “全速/單通道”、“慢速/單通道”模式是主要工作狀態(tài),而在“慢速/雙通道”、“慢速/單通道”模式下,方案二的功耗遠(yuǎn)遠(yuǎn)低于方案一。另外,實(shí)際上 ADC的功耗與采樣率是成正比關(guān)系,當(dāng)系統(tǒng)采樣率在小于250MSaps的時(shí)候,ADC功耗還有減小的空間,此時(shí)可以通過(guò)FPGA靈活的改變送到ADC的采樣時(shí)鐘頻率來(lái)實(shí)現(xiàn)。圖3是AD9481在不同采樣率情況下的功耗情況,可以看到當(dāng)采樣時(shí)鐘為20Msaps情況下,功耗已經(jīng)低于300mW。

  所以,在拼合采樣質(zhì)量滿足要求的情況,中數(shù)據(jù)采集方案采用多片ADC拼合采集方案更具有高的靈活性,功耗更低。

  在實(shí)際方案驗(yàn)證過(guò)程中,對(duì)兩種方案的采樣質(zhì)量進(jìn)行了對(duì)比測(cè)試,在最高采樣率500MSaps情況下,方案二通過(guò)FPGA產(chǎn)生兩路相位差180度的250MHz采樣時(shí)鐘分別送到兩片ADC中,進(jìn)行交替采樣,得到的有效位數(shù)僅比方案一有的效位數(shù)低約0.3bit,完全滿足示波表的應(yīng)用要求,而由此換來(lái)的低功耗則是非常可觀的。

4、其他低功耗策略

  在設(shè)計(jì)示波表過(guò)程中,除以上討論的數(shù)據(jù)采集系統(tǒng)及注意電源模塊高效率外,做好以下幾方面將有利于優(yōu)化整機(jī)功耗。

 ?。?) 處理器系統(tǒng)的低功耗管理;在處理及運(yùn)算要求低的狀態(tài)情況下,應(yīng)注意適當(dāng)降低處理器及存儲(chǔ)器的運(yùn)行時(shí)鐘頻率,這部分能夠降低的功耗還是比較明顯。

  (2)液晶背光的管理;液晶模塊的功耗主要是來(lái)自液晶的背光,這里一般采用直流LED背光方式,通過(guò)專(zhuān)用的LED背光驅(qū)動(dòng)IC,可以調(diào)節(jié)LED背光的明暗強(qiáng)度,強(qiáng)背光和弱背光功耗差別較大。

 ?。?)合理設(shè)計(jì)開(kāi)機(jī)順序。在硬件設(shè)計(jì)中,比如默認(rèn)狀態(tài)下,示波表的信號(hào)調(diào)理模塊、高速ADC采集模塊、液晶背光等均為節(jié)電控制狀態(tài),開(kāi)機(jī)時(shí),先啟動(dòng)處理系統(tǒng)模塊,然后在逐步啟動(dòng)如液晶背光、模擬信號(hào)調(diào)理模塊、數(shù)據(jù)采集系統(tǒng)等,這樣可以有效降低開(kāi)機(jī)時(shí)的沖擊電流,達(dá)到保護(hù)電池和節(jié)電的目的。

5、結(jié)論

  在中采用多片相對(duì)低速的ADC交替采樣,拼合實(shí)現(xiàn)高采樣率的方法,不僅有利于實(shí)現(xiàn)低功耗動(dòng)態(tài)管理,而且較低的數(shù)據(jù)流對(duì)于后端數(shù)據(jù)接收和存儲(chǔ)是易于實(shí)現(xiàn),另外采集系統(tǒng)的硬件成本也會(huì)大大降低。圖4是對(duì)整機(jī)運(yùn)行在不同工作狀態(tài)時(shí)測(cè)試的功率消耗對(duì)比圖,這里在不同狀態(tài)下主要對(duì)ADC及模擬信號(hào)調(diào)理通道等進(jìn)行了低功耗管理。

  從圖中看到,停止?fàn)顟B(tài)下的功耗不到全速雙通道工作時(shí)消耗功耗的一半,由此可見(jiàn),根據(jù)示波表各個(gè)工作狀態(tài),靈活控制各個(gè)模塊的工作情況,達(dá)到功耗的合理分配,是非常有意義的,而多片ADC并行采樣的方案為此提供了靈活的應(yīng)用平臺(tái)。


上一頁(yè) 1 2 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉