生產(chǎn)制造中的低功耗測試方法

受無線和高功效器件的普及以及提供“綠色”電子系統(tǒng)的需求驅動，設計師越來越多地采用低功率設計來應對越來越艱巨的功能性功耗挑戰(zhàn)。直到最近，管理制造測試過程中的功率問題已經(jīng)成為第二大備受業(yè)界關注的要求。但隨著器件物理尺寸的不斷縮小和電壓門限的不斷降低，越來越多的人認識到測試過程中過大的功耗會影響數(shù)字IC的可靠性，并導致電源引起的故障、過早失效，以及最終測試時發(fā)生錯誤問題。這些現(xiàn)象的發(fā)生要求制造測試采用特殊的電源管理和低功率設計技術。

功能模式與測試模式比較

多份研究表明，深亞微米器件的測試模式功耗要比功能模式高好幾倍。雖然典型測試模式功耗極限通常是功能性功耗的2倍左右，但由于多種原因實際功耗要大得多。

例如，為了降低測試儀成本，有時會對多個模塊同時進行測試，但在功能性操作中，許多個模塊同時工作的可能性并不大。掃描期間邏輯電路中的開關以及掃描/捕獲期間的高開關速率也會產(chǎn)生較高的功耗。同樣，轉換測試波形中的快速捕獲脈沖會導致有害的峰值電源脈沖，從而出現(xiàn)IR壓降問題。另外，增加掃描轉移循環(huán)的頻率以縮短測試時間也會在測試儀上造成過高功耗。

測試功耗值不同于功能性功耗的其它原因還包括針對最壞情況下功能性功耗的現(xiàn)場測試要求，老化測試以及器件的高電壓測試。所有這些操作都會導致電壓和溫度的上升，從而對測試結果和器件的低功率電路造成潛在的負面影響。

在任何降低測試功耗的方法中，測試覆蓋率影響必須要小，并且對自動測試波形生成(ATPG)工具和流程的影響要降低到最小程度。同樣，也不應顯著影響測試數(shù)據(jù)量和測試時間。另外，測試模式功耗降低得太多也可能導致電路受到的應力不夠而影響測試質量，因此這種情況應避免。最后，采用的策略必須不影響物理設計因素，如面積、功率和功能時序，并且不影響開發(fā)進度。

DFT技術：Q輸出選通和掃描劃分

Q輸出選通和低功率掃描劃分(Scan Partitioning)就是兩種常見的電源管理技術。在Q輸出選通技術中，選通邏輯被智能地插在關鍵掃描觸發(fā)器的Q輸出端，以便盡量減少掃描轉移期間組合電路中的開關活動。選通邏輯是由測試信號控制的，在捕捉周期和正常功能模式時不被激活。在掃描轉移操作期間，Q輸出選通可以減少通過掃描觸發(fā)器傳播到組合邏輯的開關活動。重要的是只選通對掃描模式功耗降低有很大影響、但對設計中關鍵時序路徑影響很小的寄存器。

掃描劃分是另外一種管理測試功耗的可測性設計(DFT)技術。通過插入DFT邏輯，每條掃描鏈被分割成多個段，當測試數(shù)據(jù)從某個掃描段加載/卸載時，連接到所有其它段的時鐘可以被關斷以降低功耗。低功率掃描劃分已經(jīng)在一些商用設計中實現(xiàn)，如游戲系統(tǒng)中使用的CELL處理器。

降低測試功耗的另外一種相關DFT技術是數(shù)據(jù)選通，這種技術可以給目前不在進行測試的設計區(qū)域中的掃描鏈加載一個常數(shù)值。此時需要插入必要的測試點，以便給空閑鏈加載零值，從而減少開關活動，而工作鏈則加載來自測試儀來的數(shù)據(jù)。

DFT技術：禁止輸出驅動器

輸出驅動器在開關動作時的功耗通常要比內(nèi)部邏輯大許多倍。盡量避免輸出驅動器開關操作對管理平均功率、即時功率和IR壓降來說非常重要。它的主要思路是在任何測試模式時鐘脈沖期間將所有三態(tài)輸出驅動器保持在被禁(高阻)狀態(tài)。這種方法可應用到捕捉和掃描轉移時鐘。這種方法可以在信號被證實時通過使用一個或多個控制輸入信號強迫驅動器到高阻來實現(xiàn)。在掃描轉移期間除了激活的掃描輸出引腳外的所有驅動器應被禁止。

芯片制造商經(jīng)常開發(fā)包含上千個信號I/O引腳的芯片，而且大多數(shù)引腳可能是輸出或雙向引腳。在如此多三態(tài)輸出引腳的情況下，要避免同時發(fā)生開關操作，即便沒有時鐘脈沖時。當大量驅動器被單個控制信號禁止時，這會導致太多的驅動器導通，并在電流要求和電壓降方面產(chǎn)生對應的尖峰。可以使用一個以上的驅動器禁止控制信號來避免出現(xiàn)這種情況，也可以讓控制信號通過錯位時延運行。小心使用DFT插入和這種驅動器禁止控制信號的ATPG是所有低功率測試方法中的一個重要考慮因素。