Synopsys通過Verdi Advanced AMS Debug解決方案，提供模擬與混合信號聯(lián)合調(diào)試

　　新思科技(Synopsys, Inc.)日前宣布：其Verdi? Advanced AMS Debug解決方案現(xiàn)已發(fā)售。由于如今的混合信號系統(tǒng)級芯片(system-on-chip)設計在復雜的設計體系結(jié)構(gòu)中融合了模擬與數(shù)字組件，Synopsys的Verdi Advanced AMS Debug解決方案使系統(tǒng)級芯片團隊能夠在統(tǒng)一的調(diào)試環(huán)境中無縫調(diào)試模擬、數(shù)字和混合信號子系統(tǒng)的協(xié)同仿真，節(jié)約了寶貴的驗證周期時間，提高了整體生產(chǎn)力并加快了驗證的完成。

　　Synopsys的Verdi Advanced AMS Debug解決方案擴展了市場領先的Verdi系統(tǒng)級芯片調(diào)試平臺的功能，因其優(yōu)化、可升級及易用性而獲得認可。Verdi Advanced AMS徹底集成了Verdi的全部調(diào)試視圖功能，為用戶提供了分層視圖和示意圖，以查看其設計的模擬與數(shù)字部分。它能夠采用專用的接口組件窗口跨越所有模擬與數(shù)字塊自動跟蹤，從而無縫調(diào)試模擬與數(shù)字調(diào)試間的各種接口。此外，通過Verdi內(nèi)直觀的圖形設置界面，它簡化了初始和增量仿真運行時痛苦、繁瑣的人工協(xié)同設置流程。所有設計視圖中均有電流與電壓注解，還有同步的波形對比，從而加快了分析速度，同時，它還與Synopsys的Custom WaveView?解決方案集成，為模擬團隊在熟悉的環(huán)境中提供更加先進的模擬方法與分析功能。Verdi Advanced AMS Debug支持模擬、數(shù)字或混合信號作為頂層的設計配置，支持SystemVerilog、Verilog、VHDL、Verilog-A和SPICE以及其他行業(yè)標準建模語言與格式，包括用于低功耗混合信號驗證的UPF。Verdi Advanced AMS Debug與所有重要模擬解決方案都可以互相操作，包括第三方解決方案以及Synopsys的VCS? 和VCS AMS解決方案，很容易適應現(xiàn)有模擬與混合信號驗證流程。

　　Synopsys驗證團隊研發(fā)總裁Yu-Chin Hsu表示：“由于如今復雜系統(tǒng)組芯片中模擬與數(shù)字設計的融合，系統(tǒng)級芯片團隊面臨以及時、有效的方式調(diào)試這些設計的挑戰(zhàn)。通過將Verdi Advanced AMS Debug添加至市場領先的Verdi SoC Debug Platform平臺，我們可以使這些團隊解決迎難而上，解決這個挑戰(zhàn)，并且加快產(chǎn)品的上市?！?/p>

　　可用性與資源

　　Verdi Advanced AMS Debug目前僅針對有限客戶發(fā)售，同時它也是Synopsys的Verification Compiler?產(chǎn)品的組成部分。Verification Compiler?現(xiàn)已發(fā)售。

　　欲了解更多Synopsys的Verdi Advanced AMS調(diào)試信息，請訪問：

　　- Verdi Advanced AMS Debug page

　　- Verdi Advanced AMS調(diào)試網(wǎng)頁

　　- Synopsys booth at DVCon on Feb 29 – Mar 3

　　- 2月29日至3月3日DVCon的Synopsys展位