使用具有精密相位控制的超寬帶PLL/VCO替代YIG調(diào)諧振蕩器硅片

　　RF和微波儀器(比如信號(hào)和網(wǎng)絡(luò)分析儀)需使用寬帶掃頻信號(hào)來進(jìn)行大多數(shù)基本測(cè)量。 但寬帶壓控振蕩器(VCO)通常會(huì)因最大限度擴(kuò)大調(diào)諧范圍所需的低Q和高KVCO(VCO的調(diào)諧靈敏度，單位：MHz/V)而具有最糟糕的相位噪聲。 釔鐵石榴石(YIG)調(diào)諧振蕩器憑借良好的寬帶相位噪聲性能和一個(gè)倍頻程頻率調(diào)諧范圍巧妙地解決了該問題，但體積可能較大且費(fèi)用昂貴，并且它的調(diào)諧電流可以達(dá)到數(shù)百mA。當(dāng)然，該振蕩器仍需外部鎖相環(huán)(PLL)來閉合環(huán)路以及壓控電流源來提供調(diào)諧電流。

　　YIG晶體球類似具有高Q值的LC電路，其諧振頻率與外加磁場(chǎng)成線性比例關(guān)系。 通過一個(gè)倍頻程或多倍頻程GHz范圍內(nèi)的單匝回路電流可調(diào)諧該振蕩器。 YIG調(diào)諧振蕩器的相位抖動(dòng)低，具有約2 GHz至18 GHz的寬頻段特性(線性明顯的調(diào)諧曲線)，是許多測(cè)量應(yīng)用的普遍選擇。

　　YIG調(diào)諧振蕩器與集成PLL/VCO IC之間的性能差異正在縮小。 例如，最新推出的集成PLL/VCO IC(比如ADI的ADF4355)與其前款產(chǎn)品相比，相位噪聲得到極大改善。 該類產(chǎn)品還通過設(shè)計(jì)技術(shù)解決了寬頻段調(diào)諧范圍問題，比如將輸出頻率范圍分成多個(gè)相鄰的子頻段，其中每個(gè)子頻段都具有專用的頻段切換VCO(類似具有適中KVCO的單個(gè)VCO)(如圖1所示)，可增大調(diào)諧范圍。 另外，輔助倍頻器和分頻器分別通過對(duì)上限頻率進(jìn)行倍頻和對(duì)下限頻率進(jìn)行分頻擴(kuò)大了VCO的頻率調(diào)諧范圍。 例如，ADF4355基本調(diào)諧范圍(3.4 GHz至7.2 GHz)的下限擴(kuò)展為54 MHz分頻。 每當(dāng)進(jìn)行1/2分頻時(shí)，相位噪聲可改善3 dB(如圖2所示)。

　　圖1. ADF4355 PLL/VCO中的多頻段VCO由一系列振蕩器組成，每個(gè)振蕩器調(diào)諧整個(gè)頻段的一部分并在整個(gè)頻段范圍內(nèi)保持統(tǒng)一的KVCO和VTUNE 。調(diào)諧電壓的曲線圖形似鋸齒，因?yàn)槊總€(gè)振蕩器都通過電壓可變電容和一次切換到的一個(gè)并聯(lián)的固定電容器最大限度擴(kuò)大每個(gè)VCO的總體調(diào)諧范圍。

　　圖2. 每次對(duì)輸出頻率進(jìn)行1/2分頻時(shí)，總體相位噪聲改善3 dB。 在本例中，對(duì)3.4 GHz VCO進(jìn)行64分頻所得到的相位噪聲要好于?130 dBc/Hz(53.125 MHz時(shí)，偏移為10 kHz)。

　　不過，即使集成PLL/VCO IC與YIG調(diào)諧振蕩器相比具有更寬的調(diào)諧范圍，仍存在以下問題： YIG調(diào)諧振蕩器的相位噪聲性能與最好的集成VCO相比，仍具有12 dB的優(yōu)勢(shì)。 即使該性能差異可通過組合多個(gè)并聯(lián)的PLL/VCO(如圖3所示)的輸出來縮小。 輸出可疊加，且每次倍增并聯(lián)的PLL/VCO數(shù)可使相位噪聲改善3 dB。 例如，兩個(gè)ADF4355 PLL/VCO可使相位噪聲改善3 dB，四個(gè)ADF4355 PLL/VCO可使相位噪聲改善6 dB，八個(gè) ADF4355 PLL/VCO可使相位噪聲改善9 dB(如圖4所示)。

　　圖3. 同步多個(gè)PLL/VCO并組合其輸出后，每次倍增VCO數(shù)可使相位噪聲改善3 dB。 此處所示的四個(gè)并聯(lián)的ADF4355可使總體相位噪聲改善6 dB。

　　圖4. 與使用單個(gè)PLL/VCO相比，鎖定相位并組合八個(gè)ADF4355 PLL/VCO的輸出可使總體相位噪聲改善約9 dB 此處的頻譜顯示單個(gè)ADF4355的輸出相位噪聲以及八個(gè)同步ADF4355(并聯(lián)工作)疊加輸出的相位噪聲。

　　疊加PLL/VCO輸出的關(guān)鍵是調(diào)整所有振蕩器的輸出相位。本文所述示例使用四個(gè)并聯(lián)的PLL/VCO。 可以想到的是，在同一印刷電路板上放置頻率相同的四個(gè)鎖相環(huán)和壓控振蕩器會(huì)帶來各種難題。 其中的主要難題是隔離。 PLL之間的隔離效果差可能導(dǎo)致注入鎖定現(xiàn)象，在這種情況下，振蕩器會(huì)優(yōu)先鎖定至強(qiáng)信號(hào)或諧波，而非鎖相環(huán)自身調(diào)諧電壓所選的頻率。兩個(gè)鎖定機(jī)制形成互調(diào)失真時(shí)，只要發(fā)現(xiàn)噪聲性能和雜散信號(hào)有略微降低，即可觀察到注入鎖定。 如果失真更嚴(yán)重，該信號(hào)將更像調(diào)制載波而非連續(xù)正弦波。

　　圖5. VCO頻率鎖定到外部振蕩器而非其控制電壓時(shí)發(fā)生注入鎖定 結(jié)果是互調(diào)和相位噪聲增大。

　　隔離需要各種技術(shù)和電路。 例如，使用緩沖器(本例中為ADI ADCLK948 LVPECL 8:1時(shí)鐘緩沖器)將參考信號(hào)緩沖到每個(gè)PLL(引腳REFINA和引腳REFINB)。 此外，最大限度減少串?dāng)_需要對(duì)源端和負(fù)載引腳進(jìn)行正確端接，并且盡可能靠近源端和負(fù)載端。另外還需接地的分流電容(18 pF)，以便在通過所需參考頻率時(shí)衰減VCO輸出的任何漏電流。

　　其他需要隔離的是電源線路。 要實(shí)現(xiàn)所需隔離，每個(gè)PLL都應(yīng)當(dāng)通過單獨(dú)的高性能穩(wěn)壓器(ADI ADM7150)供電，分別用于每個(gè)+5 V線路(VVCO、VP和VREGVCO)，而在本文中VCO電源更為重要。 模擬(AVDD)線路、數(shù)字(DVDD)線路和輸出級(jí)(VRF)線路也需要3.3 V，因此每條線路同樣使用各自的穩(wěn)壓器。 只要去耦良好，可將每個(gè)PLL上的3.3 V線路連接在一起。

　　在RF輸出級(jí)上，禁用輔助輸出(引腳RFOUTB+和REFOUTB–)并將其端接以確保不會(huì)生成任何不必要的噪聲。 輸出RFOUTA–端接50 ?負(fù)載，其互補(bǔ)輸出引腳RFOUTA+饋入高隔離功率合成器 (Marki Microwave, PBR0006SMG)。 選擇該合成器可確保在共用輸出端提供組合信號(hào)，同時(shí)最大限度減少輸出級(jí)之間的耦合。 為提高隔離性，一對(duì)合成器組合兩個(gè)PLL的輸出，另一個(gè)合成器則疊加前兩個(gè)合成器的輸出。

　　最后，Laird的現(xiàn)成屏蔽體進(jìn)一步隔離，以最大限度減少任何可能以電磁方式耦合VCO的雜散輻射。 采取所有這些步驟可確保隔離效果最佳。

　　ADF4355不但包含高分辨率的24位調(diào)制器(其允許生成N分頻值)，還包含允許微調(diào)RF信號(hào)相位的電路。 相位值要有用，需具有重復(fù)性。 這就需要使用“相位再同步”功能。

　　對(duì)于相位再同步的最佳描述是，這一功能可在頻率更新后將小數(shù)分頻器(帶噪聲成形功能的∑-?調(diào)制器)置于已知狀態(tài)。 由于相位為相對(duì)測(cè)量值，再同步功能的定義為相位為P1的頻率F1變?yōu)轭l率F2時(shí)以及從該頻率變回頻率F1時(shí)，該功能應(yīng)當(dāng)使相位再次變?yōu)槭状螠y(cè)量時(shí)所得的P1。 使用該功能可調(diào)節(jié)相位以最大限度減少四個(gè)PLL之間的相位差，從而獲得四個(gè)PLL的最大總功率，實(shí)現(xiàn)最大限度的相位噪聲改善。 除這些步驟外，同樣重要的是同時(shí)重置每個(gè)PLL的計(jì)數(shù)器，使用芯片使能(CE)引腳進(jìn)行硬件掉電和上電即可輕松實(shí)現(xiàn)。

　　工藝和器件間差異意味著，我們無法假定每個(gè)PLL之間的相位差，遵照重置和再同步步驟時(shí)，將足夠接近零以最大限度增大信噪比;因此需要外部校準(zhǔn)電路。

　　校準(zhǔn)步驟很簡(jiǎn)單： 打開單個(gè)PLL/VCO并將其相位定義為相位零。 依次打開其他PLL/VCO，更改其輸出相位，直到PLL/VCO的組合輸出功率達(dá)到最大，然后打開下一個(gè)VCO并再次調(diào)諧其相位，直到PLL/VCO的組合輸出功率再次達(dá)到最大。 需注意的是，由于倍增了組合功率，因此在打開第二個(gè)PLL/VCO后，功率會(huì)發(fā)生最大變化;之后每個(gè)PLL/VCO的差異會(huì)減少。 實(shí)際上，這意味著并聯(lián)的PLL/VCO數(shù)每次倍增時(shí)，信噪比都會(huì)增大。 也就是說，兩個(gè)并聯(lián)PLL/VCO可使信噪比增大3 dB，四個(gè)可使信噪比增大6 dB，八個(gè)可使信噪比增大9 dB。 當(dāng)然，功率合成器的復(fù)雜性也會(huì)倍增，因此四個(gè)PLL/VCO為實(shí)際的上限，八個(gè)和16個(gè)PLL/VCO并聯(lián)的效果會(huì)遞減。

　　需注意的是，最佳相位性能和最大輸出功率一致，因此測(cè)得的功率足以確保最佳的相位噪聲性能。 本例中的校準(zhǔn)器為ADI ADL6010功率檢波器，用于測(cè)量組合信號(hào)的輸出幅度。 在此方法中，可(在每個(gè)頻率)調(diào)節(jié)每個(gè)PLL的相位，當(dāng)組合功率達(dá)到最大值時(shí)，相位調(diào)節(jié)恒定(如圖6所示)。 針對(duì)其他每個(gè)PLL重復(fù)該過程，直到所有四個(gè)PLL都上電并得到調(diào)節(jié)，這樣合成器輸出端的信號(hào)即會(huì)達(dá)到最大值。

　　圖6. 集成四個(gè)相位對(duì)準(zhǔn)ADF4355的 PLL/VCO以及ADCLK948時(shí)鐘緩沖器、合成器(PBR-0006SMG)和校準(zhǔn)電路

　　圖7 顯示實(shí)際結(jié)果遵循理論，針對(duì)PLL/VCO的每次倍頻具有所述的正確相位性能，相比單個(gè)PLL/VCO，四個(gè)PLL/VCO的組合相位噪聲可改善6 dB。 當(dāng)四個(gè)PLL/VCO相位組合時(shí)，一個(gè)ADF4355 PLL(1 MHz偏移時(shí)–134 dBc/Hz/)的性能可改善6 dB(1 MHz偏移時(shí)約–140 dBc/Hz/)。

　　圖7. 輸出相位噪聲曲線圖，顯示單個(gè)ADF4355 PLL/VCO振蕩器和四個(gè)組合的ADF4355PLL/VCO振蕩器的相位噪聲。