ARM基于臺(tái)積電10nm多核測(cè)試芯片問世

　　ARM宣布首款采用臺(tái)積公司 10奈米FinFET制程技術(shù)的多核心 64位元 ARM v8-A 處理器測(cè)試晶片問世。模擬基準(zhǔn)測(cè)試結(jié)果顯示，相較于目前多用于多款頂尖高階手機(jī)運(yùn)算晶片的16奈米FinFET+ 制程技術(shù)，此測(cè)試晶片展現(xiàn)更佳運(yùn)算能力與功耗表現(xiàn)。

　　新款測(cè)試晶片已成功獲得驗(yàn)證，2015 年第 4 季已完成設(shè)計(jì)定案。

　　此 款測(cè)試晶片已成功獲得驗(yàn)證(2015 年第 4 季已完成設(shè)計(jì)定案)，為 ARM 與臺(tái)積公司持續(xù)成功合作的重要里程碑。此一驗(yàn)證完備的設(shè)計(jì)方案包含了EDA工具、設(shè)計(jì)流程及方法，能夠使新客戶采用臺(tái)積公司最先進(jìn)的10奈米 FinFET 制程完成設(shè)計(jì)定案。此外，亦可供 SoC 設(shè)計(jì)人員利用基礎(chǔ) IP (標(biāo)準(zhǔn)元件庫、嵌入式記憶體及標(biāo)準(zhǔn) I/O) 開發(fā)最具競(jìng)爭(zhēng)力的 SoC，以達(dá)到最高效能、最低功耗及最小面積的目標(biāo)。

　　ARM 執(zhí)行副總裁暨產(chǎn)品事業(yè)群總經(jīng)理 Pete Hutton 表示：“高階行動(dòng)應(yīng)用 SoC 設(shè)計(jì)的最高指導(dǎo)原則就是低功耗，因?yàn)楝F(xiàn)今市場(chǎng)對(duì)裝置效能的需求日益高漲

　　”Pete Hutton進(jìn)一步指出，“臺(tái)積公司的16奈米FFLL+制程與 ARM Cortex處理器已奠定低功耗的新標(biāo)準(zhǔn)。我們與臺(tái)積公司在10奈米FinFET制程技術(shù)的合作，可確保在SoC層面上的效率，使客戶在維持嚴(yán)苛的行動(dòng)功 耗標(biāo)準(zhǔn)下，同時(shí)能夠有余裕發(fā)展更多的創(chuàng)新。”

　　臺(tái)積公司研究發(fā)展副總經(jīng)理侯永清博士表示：“透過與ARM 合作，使我們?cè)谥瞥碳夹g(shù)與 IP 的生態(tài)系統(tǒng)上能快速地進(jìn)展，并加速客戶的產(chǎn)品開發(fā)周期。”侯永清指出，“我們聯(lián)手定義處理器技術(shù)，持續(xù)促進(jìn)行動(dòng)通訊市場(chǎng)的發(fā)展，最新的努力成果就是結(jié)合 ARM 處理器與臺(tái)積公司10奈米FinFET 技術(shù)，為各種高階行動(dòng)裝置及消費(fèi)性電子產(chǎn)品的終端使用者帶來嶄新體驗(yàn)。”

　　此款最新的測(cè) 試晶片是 ARM 與 臺(tái)積公司長(zhǎng)期致力于先進(jìn)制程技術(shù)的成果，植基于2014年10月宣布的首次 10奈米FinFET 技術(shù)合作。ARM與臺(tái)積公司共同的IC設(shè)計(jì)客戶亦獲益于提早取得ARM Cortex-A72處理器的 ARM Artisan實(shí)體IP與16奈米FinFET+設(shè)計(jì)定案，此款高效能處理器已獲當(dāng)今多款暢銷高階運(yùn)算裝置采用。