實(shí)現(xiàn)精確測(cè)量?jī)纱蠓椒?/h1>
雜散電容的影響
本文引用地址:http://m.butianyuan.cn/article/201607/294363.htm
將儀器的電流輸入端子連接到接近電源接地電位的一端,可以降低雜散電容對(duì)測(cè)量精度的影響。
電壓測(cè)量回路和電流測(cè)量回路內(nèi)部結(jié)構(gòu)圖,如圖 13,因?yàn)橥獠繖C(jī)箱與屏蔽盒絕緣,所以存在雜散電容Cs。而誤差正是由該雜散電容產(chǎn)生的電流形成的。
圖 13 測(cè)量回路內(nèi)部結(jié)構(gòu)圖
作為舉例,將考慮電源的一端和外部機(jī)箱接地的情況。
這種情況下可以考慮2種電流,負(fù)載電流IL和通過雜散電容的電流ICs如圖 15虛線所示,IL從電流測(cè)量回路流經(jīng)負(fù)載回到電源。如點(diǎn)劃線所示,ICs從電流測(cè)量回路流經(jīng)雜散電容、外部機(jī)箱接地回到電源。
因此,在電流測(cè)量回路即使只測(cè)量IL,得到的也是IL與ICs的和(矢量和),誤差僅為ICs。假設(shè)施加于Cs的電壓是VCs (共模電壓),可以通過以下公式求取ICs。因?yàn)镮Cs相位超前電壓90°,所以功率因數(shù)越小,ICs對(duì)測(cè)量精度的影響就越大。ICs= VCs × 2πf × Cs。
圖 14 電流輸入端子連到靠近電源高端
圖 15 雜散電容帶來影響
如果將電流輸入端子連到靠近電源地電位的一端,如圖 11,電流測(cè)量回路的低端(LO)接近地電位,VCs約等于零,ICs幾乎不流通。這樣就降低了對(duì)測(cè)量精度的影響。
電壓正反接影響
1)電壓反接
接地的信號(hào)源電壓加在屏蔽殼對(duì)地電容Cs上,形成額外的泄露電流ICs,在信號(hào)源內(nèi)部和LO測(cè)試線阻抗上造成壓降。
圖 16 電壓反接
2)電壓正接
信號(hào)源電壓加在屏蔽殼對(duì)地電容上的電壓很小,ICs為零,沒有額外的泄露電流。
圖 17 電壓正接
綜上,為了實(shí)現(xiàn)精確測(cè)量,測(cè)量走線選用雙絞線或者同軸電纜,根據(jù)實(shí)際情況選擇適合的接線方式,電壓高端和低端確保不接反。
雜散電容的影響
本文引用地址:http://m.butianyuan.cn/article/201607/294363.htm將儀器的電流輸入端子連接到接近電源接地電位的一端,可以降低雜散電容對(duì)測(cè)量精度的影響。
電壓測(cè)量回路和電流測(cè)量回路內(nèi)部結(jié)構(gòu)圖,如圖 13,因?yàn)橥獠繖C(jī)箱與屏蔽盒絕緣,所以存在雜散電容Cs。而誤差正是由該雜散電容產(chǎn)生的電流形成的。
圖 13 測(cè)量回路內(nèi)部結(jié)構(gòu)圖
作為舉例,將考慮電源的一端和外部機(jī)箱接地的情況。
這種情況下可以考慮2種電流,負(fù)載電流IL和通過雜散電容的電流ICs如圖 15虛線所示,IL從電流測(cè)量回路流經(jīng)負(fù)載回到電源。如點(diǎn)劃線所示,ICs從電流測(cè)量回路流經(jīng)雜散電容、外部機(jī)箱接地回到電源。
因此,在電流測(cè)量回路即使只測(cè)量IL,得到的也是IL與ICs的和(矢量和),誤差僅為ICs。假設(shè)施加于Cs的電壓是VCs (共模電壓),可以通過以下公式求取ICs。因?yàn)镮Cs相位超前電壓90°,所以功率因數(shù)越小,ICs對(duì)測(cè)量精度的影響就越大。ICs= VCs × 2πf × Cs。
圖 14 電流輸入端子連到靠近電源高端
圖 15 雜散電容帶來影響
如果將電流輸入端子連到靠近電源地電位的一端,如圖 11,電流測(cè)量回路的低端(LO)接近地電位,VCs約等于零,ICs幾乎不流通。這樣就降低了對(duì)測(cè)量精度的影響。
電壓正反接影響
1)電壓反接
接地的信號(hào)源電壓加在屏蔽殼對(duì)地電容Cs上,形成額外的泄露電流ICs,在信號(hào)源內(nèi)部和LO測(cè)試線阻抗上造成壓降。
圖 16 電壓反接
2)電壓正接
信號(hào)源電壓加在屏蔽殼對(duì)地電容上的電壓很小,ICs為零,沒有額外的泄露電流。
圖 17 電壓正接
綜上,為了實(shí)現(xiàn)精確測(cè)量,測(cè)量走線選用雙絞線或者同軸電纜,根據(jù)實(shí)際情況選擇適合的接線方式,電壓高端和低端確保不接反。
評(píng)論