新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 2014中國(guó)集成電路設(shè)計(jì)年會(huì):EDA廠商是撬動(dòng)半導(dǎo)體行

2014中國(guó)集成電路設(shè)計(jì)年會(huì):EDA廠商是撬動(dòng)半導(dǎo)體行

作者: 時(shí)間:2016-09-12 來(lái)源:網(wǎng)絡(luò) 收藏

工欲善其事,必先利其器。EDA行業(yè)雖然只占產(chǎn)業(yè)整體市場(chǎng)份額的2%左右,但是把比喻為撬動(dòng)整個(gè)行業(yè)的杠桿也不為過(guò)。

本文引用地址:http://m.butianyuan.cn/article/201609/304046.htm

如果工藝發(fā)展的不夠快,還可以做什么?

最能挑動(dòng)業(yè)界神經(jīng)的,還是先進(jìn)工藝節(jié)點(diǎn)的發(fā)展進(jìn)度。進(jìn)入深亞微米工藝以后,尤其是到現(xiàn)在的14、16nm制程,摩爾定律或許還有效,但是的學(xué)習(xí)曲線可能已經(jīng)遇到問(wèn)題,單位面積上晶體管數(shù)量增長(zhǎng)導(dǎo)致的成本下降速度已經(jīng)沒(méi)有過(guò)去那么快。先進(jìn)工藝對(duì)于IC設(shè)計(jì)企業(yè)的成本壓力也越來(lái)越大,是怎么應(yīng)對(duì)先進(jìn)工藝挑戰(zhàn),又如何幫助客戶來(lái)降低研發(fā)成本的呢?

2014中國(guó)集成電路設(shè)計(jì)年會(huì):EDA廠商是撬動(dòng)半導(dǎo)體行業(yè)的杠桿

圖一 半導(dǎo)體學(xué)習(xí)曲線

Mentor Graphics CEO Walden C. Rhines先生認(rèn)為,先進(jìn)節(jié)點(diǎn)工藝對(duì)于EDA廠商是機(jī)遇也是挑戰(zhàn),如果工藝停滯不前,則EDA工具廠商的收入也會(huì)受到影響。現(xiàn)在的先進(jìn)工藝,例如 FinFET,對(duì)于成品率和測(cè)試的需求都要花費(fèi)比以往多得多的人力物力來(lái)解決,Mentor針對(duì)先進(jìn)工藝有完整的解決方案,例如Mentor的DFT工具對(duì)于FinFET測(cè)試驗(yàn)證支持就相當(dāng)有力。

而對(duì)于現(xiàn)在設(shè)計(jì)公司成本上升的問(wèn)題,Rhines先生指出,如果單指物理設(shè)計(jì)(physical design)并不存在這個(gè)問(wèn)題,而且EDA核心設(shè)計(jì)軟件的成本是隨著整個(gè)半導(dǎo)體工藝演化成比例下降的。設(shè)計(jì)公司成本上升是現(xiàn)在復(fù)雜芯片設(shè)計(jì)需要大量資源投入到嵌入式軟件與系統(tǒng)設(shè)計(jì)等方面,大規(guī)模芯片設(shè)計(jì)的成本上升主要是由于系統(tǒng)集成需要越來(lái)越多的人力資源,而不是因?yàn)楣に囇葸M(jìn)需要更大更快的EDA工具所造成的。每一個(gè)新節(jié)點(diǎn)的研發(fā)成本大約是舊節(jié)點(diǎn)研發(fā)成本的三倍,我們都知道半導(dǎo)體晶體管級(jí)別的成本不斷下降是趨勢(shì),但是降低成本不僅只有縮小特征尺寸(feature size)這一種方法,有很多其他的方法可以降低晶體管的成本,減小尺寸只是其中之一。

2014中國(guó)集成電路設(shè)計(jì)年會(huì):EDA廠商是撬動(dòng)半導(dǎo)體行業(yè)的杠桿

圖二 Mentor Graphics公司CEO Walden C. Rhines先生

Synopsys全球高級(jí)副總裁柯復(fù)華先生表示,EDA公司以往走在技術(shù)的最前沿,來(lái)驅(qū)動(dòng)CMOS邏輯制程的演進(jìn),但是Synopsys很早就意識(shí)到晶圓廠在特殊工藝制程上面所做的努力。很多特殊制程雖然不是采用最先進(jìn)的節(jié)點(diǎn),想要做到那個(gè)地步其實(shí)不容易。很多技術(shù),例如高壓(High Voltage)、CMOS圖像傳感器(CMOS Image Sensor)等,對(duì)于驅(qū)動(dòng)、電流的要求都不是很容易實(shí)現(xiàn)的。這些技術(shù)的發(fā)展也非常重要,與摩爾定律的區(qū)別僅在于這些技術(shù)不是由工藝尺寸減小而體現(xiàn)出來(lái)的。Synopsys針對(duì)這一趨勢(shì),在幾年前已經(jīng)開(kāi)始調(diào)整,在優(yōu)先保證對(duì)于最先進(jìn)技術(shù)的需求做測(cè)試的同時(shí),另外一方面也拉回來(lái),對(duì)于過(guò)去比較成熟的工藝節(jié)點(diǎn),例如90、65nm,從純邏輯轉(zhuǎn)換到特殊工藝制程也做了大量的支持工作,確保這個(gè)技術(shù)對(duì)客戶有幫助。Synopsys在這方面也有很大的優(yōu)勢(shì),就是其 IP部分,Synopsys很多研發(fā)工程師做的工作就是去滿足客戶對(duì)于特殊制程的需求,客戶的需求驅(qū)動(dòng)了Synopsys的發(fā)展。

像Wally(Walden Rhines先生)所講,成本降低曲線是有問(wèn)題的,實(shí)際上在20nm時(shí)大家就說(shuō)這個(gè)曲線存在問(wèn)題。但是為什么還有人要做14、16nm呢,問(wèn)題就是14、 16nm對(duì)于大家來(lái)說(shuō)是不值的,但是對(duì)需要14、16nm的極少數(shù)廠商來(lái)說(shuō)是值得的。之所以有人愿意到14、16nm,是因?yàn)橛心硯最wIC有非常大的量,特殊工藝制程趕不上這個(gè)量。但是能夠搶到這個(gè)市場(chǎng)份額的廠家,在整個(gè)生態(tài)系統(tǒng)中的能量是極大的,他們需要投入非常多的資源,不光靠芯片設(shè)計(jì)而已,大量的配套工作需要做,才能維持那么大的量。

“很多人可能會(huì)覺(jué)得EDA很無(wú)趣,EDA本身的確很無(wú)趣,可是如果從EDA串起來(lái)的整個(gè)行業(yè)角度來(lái)看,它是非常非常有趣的,努力的空間也非常大。” Cadence全球副總裁亞太區(qū)總裁石豐瑜先生說(shuō)到,“只是行業(yè)不斷的向前演進(jìn),EDA不跟著往前走,就沒(méi)有未來(lái)。但是我們要往前走了以后再往后看才有趣”。比如現(xiàn)在大家都在往16、10、7nm走,誰(shuí)也不知道接下來(lái)的腳步是越來(lái)越快還是越來(lái)越慢,不知道材料的演進(jìn)是否能夠配合工藝的發(fā)展速度,假設(shè)走得沒(méi)有那么快的時(shí)候,那么大家就沒(méi)有活干了嗎?不見(jiàn)得,真的回頭看可能會(huì)發(fā)現(xiàn)很多事情當(dāng)時(shí)沒(méi)有做好,現(xiàn)在可以把它做好,努力去做以后卻發(fā)現(xiàn),在舊的工藝節(jié)點(diǎn),還能夠再擠出20%的性能出來(lái),還能夠把功耗再降低一點(diǎn),悶著頭做了以后會(huì)發(fā)現(xiàn)客戶在等著你。EDA接下來(lái)往先進(jìn)節(jié)點(diǎn)走,必須要和客戶深度結(jié)合。

“深度結(jié)合就是說(shuō),我們賣一套那么貴的軟件給客戶,如何幫助客戶盡快熟練的應(yīng)用起來(lái)。如果你花半年人家花三個(gè)月,那么你完了;軟件有那么多的功能,還有很多可以調(diào)試的地方,你如果沒(méi)有去調(diào),悶著頭按個(gè)鈕出來(lái)以后就去流片,你倒霉了。所以我們?cè)趺磥?lái)幫你,你怎么來(lái)推動(dòng)我們,逼著我們跟你一同成長(zhǎng),這是最重要的一點(diǎn)。”另一點(diǎn)就是對(duì)于老的節(jié)點(diǎn),將來(lái)是否有力量再回過(guò)頭去,把它精進(jìn)與優(yōu)化一下,讓繼續(xù)使用Cadence工具的人在老的節(jié)點(diǎn)上對(duì)于特定的應(yīng)用也有更好的發(fā)揮。

快中求快、省而又省、精益求精 EDA廠商給IC設(shè)計(jì)企業(yè)的建議

“現(xiàn)在手機(jī)電腦等設(shè)備的生存周期越來(lái)越短,基本上每18個(gè)月用戶就會(huì)換一部手機(jī)。”談到IC設(shè)計(jì)公司的時(shí)間壓力時(shí), Synopsys中國(guó)區(qū)總經(jīng)理/武漢研發(fā)中心董事總經(jīng)理葛群先生這樣說(shuō)。他表示如果IC設(shè)計(jì)公司從設(shè)計(jì)芯片到流片成功需要花一年時(shí)間,再花半年到一年時(shí)間去進(jìn)行軟件的開(kāi)發(fā)與優(yōu)化,那么產(chǎn)品的上市時(shí)間根本滿足不了市場(chǎng)的需要。所以現(xiàn)在的方法學(xué)是在芯片設(shè)計(jì)開(kāi)始之前,已經(jīng)著手進(jìn)行軟件開(kāi)發(fā)工作。 Synopsys提供的Virtualizer工具可以虛擬化硬件來(lái)提早進(jìn)行軟件開(kāi)發(fā)與優(yōu)化,芯片回來(lái)后軟件開(kāi)發(fā)工作已經(jīng)差不多結(jié)束了。通過(guò)這種新的設(shè)計(jì)方法可以把產(chǎn)品提早6~9個(gè)月上市。最好的一個(gè)案例是聯(lián)發(fā)科,他們是全球最早研究出來(lái)用4個(gè)A7來(lái)實(shí)現(xiàn)四核方案的廠商,之前的四核方案至少是4個(gè)A9。聯(lián)發(fā)科在使用Synopsys的這套系統(tǒng)以后發(fā)現(xiàn)使用A7乘四核來(lái)實(shí)現(xiàn)可以達(dá)到差不多的性能、更低的成本與更小的功耗,同時(shí)軟件可以跑得更快。


上一頁(yè) 1 2 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉