時(shí)鐘發(fā)生器性能對數(shù)據(jù)轉(zhuǎn)換器的影響

摘要

數(shù)據(jù)轉(zhuǎn)換器是通信系統(tǒng)中的重要元件，構(gòu)成模擬傳輸媒介(如光纖、微波、射頻和FPGA及DSP等數(shù)字處理模塊)之間的橋梁。系統(tǒng)設(shè)計(jì)師通常側(cè)重于為應(yīng)用選擇最合適的數(shù)據(jù)轉(zhuǎn)換器，在向數(shù)據(jù)轉(zhuǎn)換器提供輸入的時(shí)鐘發(fā)生器件的選擇上往往少有考慮。目前市場上有性能屬性大相徑庭的眾多時(shí)鐘發(fā)生器。然而，如果不慎重考慮時(shí)鐘發(fā)生器、相位噪聲和抖動(dòng)性能，數(shù)據(jù)轉(zhuǎn)換器、動(dòng)態(tài)范圍和線性度性能可能受到嚴(yán)重的影響。本文將詳細(xì)討論時(shí)鐘發(fā)生器、相位噪聲和抖動(dòng)對數(shù)據(jù)轉(zhuǎn)換器(ADC和DAC)的動(dòng)態(tài)范圍和線性度的影響。文中將就時(shí)鐘抖動(dòng)對轉(zhuǎn)換器SNR的影響進(jìn)行理論分析，同時(shí)介紹運(yùn)用ADI高性能時(shí)鐘發(fā)生器得到的仿真結(jié)果。

ADI開發(fā)了一個(gè)獨(dú)特的高性能時(shí)鐘分配和時(shí)鐘發(fā)生產(chǎn)品系統(tǒng)，使系統(tǒng)設(shè)計(jì)師可以實(shí)現(xiàn)數(shù)據(jù)轉(zhuǎn)換器的最佳性能。HMC1032LP6GE和HMC1034LP6GE為SMT封裝時(shí)鐘發(fā)生器，是多種高性能蜂窩/4G基礎(chǔ)設(shè)施、光纖和網(wǎng)絡(luò)應(yīng)用的理想選擇，在同類產(chǎn)品中具有最佳的抖動(dòng)性能和行業(yè)領(lǐng)先的相位噪底。HMC987LP5E 1:9扇出緩沖器是關(guān)鍵應(yīng)用中充當(dāng)時(shí)鐘驅(qū)動(dòng)器的最佳選擇，噪底超低，僅−166 dBc/Hz。這些器件的主要技術(shù)規(guī)格如表1和表2所示。

系統(tǒng)考慮因素

采用MIMO(多輸入多輸出)架構(gòu)的典型LTE(長期演進(jìn))基站如圖1所示。該架構(gòu)由多個(gè)發(fā)射器、接收器和DPD(數(shù)字預(yù)失真)反饋路徑構(gòu)成。各種發(fā)射器/接收器組件(如數(shù)據(jù)轉(zhuǎn)換器(ADC/DAC))和本振(LO)要求采用低抖動(dòng)參考時(shí)鐘以提高性能。其他基帶組件也要求各種頻率的時(shí)鐘源。

表1.時(shí)鐘發(fā)生器——典型性能

表2.時(shí)鐘分配產(chǎn)品——典型性能

2 時(shí)鐘發(fā)生器性能對數(shù)據(jù)轉(zhuǎn)換器的影響

圖1.面向采用MIMO架構(gòu)的典型LTE基站的時(shí)鐘時(shí)序解決方案。

用于實(shí)現(xiàn)基站間同步的時(shí)鐘源一般來自GPS(全球定位系統(tǒng))或CPRI(通用公共射頻接口)鏈路。這種源一般擁有優(yōu)秀的長期頻率穩(wěn)定性;但它要求把頻率轉(zhuǎn)換成所需的局部參考頻率，以實(shí)現(xiàn)良好的短期穩(wěn)定性或抖動(dòng)。高性能時(shí)鐘發(fā)生器(如HMC1032LP6GE)可執(zhí)行頻率轉(zhuǎn)換操作并提供低抖動(dòng)時(shí)鐘信號，在此基礎(chǔ)上，這些信號可能會(huì)分配給各種基站組件。選擇最佳時(shí)鐘發(fā)生器至關(guān)重要，因?yàn)榍芳褏⒖紩r(shí)鐘會(huì)增高LO相位噪聲，結(jié)果會(huì)提高發(fā)射/接收EVM(誤差矢量幅度)和系統(tǒng)SNR(信噪比)。高時(shí)鐘抖動(dòng)和噪底也會(huì)影響數(shù)據(jù)轉(zhuǎn)換器，因?yàn)樗鼤?huì)降低系統(tǒng)SNR并導(dǎo)致數(shù)據(jù)轉(zhuǎn)換器雜散輻射，從而進(jìn)一步降低數(shù)據(jù)轉(zhuǎn)換器的SFDR(無雜散動(dòng)態(tài)范圍)。結(jié)果，低性能時(shí)鐘源最終會(huì)降低系統(tǒng)容量和吞吐量。

時(shí)鐘發(fā)生器技術(shù)規(guī)格

盡管關(guān)于時(shí)鐘抖動(dòng)的定義多種多樣，但在數(shù)據(jù)轉(zhuǎn)換器應(yīng)用中，最合適的定義是相位抖動(dòng)，其單位為時(shí)域ps rms或fs rms。相位抖動(dòng)(PJBW)是通過時(shí)鐘信號相位噪聲在載波特定失調(diào)范圍內(nèi)的積分推導(dǎo)出來的抖動(dòng)，計(jì)算公式如下：

fCLK為工作頻率;fMIN/fMAX表示目標(biāo)帶寬，S(fCLK)表示SSB相位噪聲。積分帶寬的上限和下限(fMIN/fMAX)因具體應(yīng)用而異，取決于設(shè)計(jì)敏感的相關(guān)頻譜成分。設(shè)計(jì)師的目標(biāo)是選擇所需帶寬中的積分噪聲最低或者相位抖動(dòng)最低的時(shí)鐘發(fā)生器。傳統(tǒng)上，時(shí)鐘發(fā)生器的特性是在12 kHz至20 MHz積分條件下測得的，這也是光學(xué)通信接口(如SONET)的指定要求。雖然這可能適用于一些數(shù)據(jù)轉(zhuǎn)換器應(yīng)用，但要捕獲高速數(shù)據(jù)轉(zhuǎn)換器采樣時(shí)鐘的相關(guān)噪聲曲線，通常需要更寬的積分頻譜，具體是指20 MHz以上。在測量相位噪聲時(shí)，噪聲遠(yuǎn)遠(yuǎn)偏離載波頻率。例如，數(shù)據(jù)轉(zhuǎn)換器采樣實(shí)際使用的時(shí)鐘頻率一般稱為遠(yuǎn)遠(yuǎn)偏離載波相位噪聲。該噪聲的限值通常稱為相位噪底，如圖2所示。該圖所示為ADI HMC1032LP6GE時(shí)鐘發(fā)生器的實(shí)際測量圖。相位噪底在數(shù)據(jù)轉(zhuǎn)換器應(yīng)用中顯得格外重要，其原因在于轉(zhuǎn)換器SNR對其時(shí)鐘輸入端的寬帶噪聲極其敏感。當(dāng)設(shè)計(jì)師評估時(shí)鐘發(fā)生器選項(xiàng)時(shí)，必須把相位噪底性能作為一項(xiàng)關(guān)鍵基準(zhǔn)指標(biāo)。

圖2.HMC1032LP6GE的相位噪聲和抖動(dòng)性能。

在圖2中，工作頻率為~160 MHz時(shí)，積分相位抖動(dòng)為~112 fs rms，積分帶寬為12 kHz至20 MHz，相位噪底為~–168 dBc/Hz。這里值得注意的是，在為數(shù)據(jù)轉(zhuǎn)換器選擇最合適的時(shí)鐘發(fā)生器時(shí)，設(shè)計(jì)師不僅要參考頻域的相位噪聲測量值，同時(shí)也要參考時(shí)域的時(shí)鐘信號質(zhì)量測量值，比如占空比、上升/下降時(shí)間。

數(shù)據(jù)轉(zhuǎn)換器的性能

為了描述時(shí)鐘噪聲對數(shù)據(jù)轉(zhuǎn)換器性能的影響，不妨將轉(zhuǎn)換器視為一個(gè)數(shù)字混頻器，二者僅存在一個(gè)細(xì)微差異。在混頻器中，LO的相位噪聲將添加到被混頻的信號中。在數(shù)據(jù)轉(zhuǎn)換器中，時(shí)鐘的相位噪聲將疊加到轉(zhuǎn)換輸出中，但受信號與時(shí)鐘頻率之比的抑制。時(shí)鐘抖動(dòng)會(huì)導(dǎo)致采樣時(shí)間錯(cuò)誤，表現(xiàn)為SNR下降。

時(shí)間抖動(dòng)(T抖動(dòng))即是采樣時(shí)間中的rms誤差，單位為秒。

在有些應(yīng)用中，可能會(huì)利用時(shí)鐘抖動(dòng)來減少時(shí)鐘信號的抖動(dòng)，但這種方法存在顯著的缺陷：

Ø 濾波器雖然可能會(huì)消除時(shí)鐘信號的寬帶噪聲，但窄帶噪聲卻保持不變。.

Ø 濾波器的輸出通常是一個(gè)類似于正弦波的慢壓擺率，會(huì)影響時(shí)鐘信號對時(shí)鐘路徑內(nèi)部噪聲的敏感度。

Ø 濾波器消除了靈活性，無法更改時(shí)鐘頻率以實(shí)施多個(gè)采樣速率架構(gòu)。

一種更實(shí)際的辦法是用一個(gè)擁有快壓擺率和高輸出驅(qū)動(dòng)能力的低噪聲時(shí)鐘驅(qū)動(dòng)器來最大化時(shí)鐘信號的斜率。這種方法可以優(yōu)化性能，原因如下：

Ø 消除時(shí)鐘濾波器之后可以降低設(shè)計(jì)的復(fù)雜性，減少組件數(shù)量。

Ø 快速上升時(shí)間會(huì)抑制ADC時(shí)鐘路徑內(nèi)部的噪聲。

Ø 窄帶和寬帶噪聲都可以通過選擇最佳時(shí)鐘源來優(yōu)化。

Ø 可編程時(shí)鐘發(fā)生器可實(shí)現(xiàn)不同的采樣速率，因而可以增加解決方案對不同應(yīng)用的適應(yīng)能力。

超低時(shí)鐘噪底至關(guān)重要。遠(yuǎn)遠(yuǎn)偏離載波的時(shí)鐘抖動(dòng)噪聲在ADC中采樣，并疊加進(jìn)ADC數(shù)字輸出頻段中。該頻段受奈奎斯特頻率限制，后者定義為：

時(shí)鐘抖動(dòng)通常由ADC時(shí)鐘信號的寬帶白噪底所主導(dǎo)。雖然ADC的SNR性能取決于多種因素，但時(shí)鐘信號寬帶抖動(dòng)的影響由下式?jīng)Q定：

如上式所示，與混頻器不同，時(shí)鐘抖動(dòng)的SNR貢獻(xiàn)與ADC模擬輸入頻率(fIN)成正比。

在驅(qū)動(dòng)ADC時(shí)，時(shí)鐘噪聲受時(shí)鐘驅(qū)動(dòng)器路徑中的帶寬限制，一般由ADC時(shí)鐘輸入電容主導(dǎo)。寬帶時(shí)鐘噪聲會(huì)調(diào)制較大的輸入信號并疊加進(jìn)ADC輸出頻譜中。時(shí)鐘路徑的相位噪聲會(huì)降低輸出SNR性能，降幅與輸入信號的幅度和頻率成比例。最差情況是，在存在小信號的情況下還存在較大的高頻信號。

在現(xiàn)代無線電通信系統(tǒng)中，情況經(jīng)常是，輸入端存在多個(gè)載波信號，然后在DSP中對各目標(biāo)信號進(jìn)行過濾，以匹配信號帶寬。在許多情況下，處于一個(gè)頻率的較大的無用信號會(huì)與時(shí)鐘噪聲混合，結(jié)果會(huì)降低ADC通帶中其他頻率下的可用SNR。在這種情況下，目標(biāo)SNR為所需信號帶寬中的SNR。另外，上面的SNRJITTER值實(shí)際上是相對于最大信號(通常是一個(gè)無用信號或阻塞信號)的幅度的。

所需目標(biāo)信號頻段中的輸出噪聲取決于：

a. 在給定輸入頻率下，計(jì)算時(shí)鐘噪聲和較大無用信號條件下ADC性能的降幅;例如，計(jì)算ADC全帶寬中的SNR。

b. 用所需信號帶寬與數(shù)據(jù)轉(zhuǎn)換器全帶寬之比計(jì)算所需信號帶寬中的SNR。

c. 基于無用信號在滿量程以下的幅度增大該值。

步驟b的結(jié)果只是為了按以下方式修正前面所示的SNR等式：

Ø SNRJITTER：在存在頻率為fin的大信號且采樣速率為fs的條件下，時(shí)鐘抖動(dòng)在帶寬fBW中的SNR貢獻(xiàn)。

Ø fIN：滿量程無用信號的輸入頻率，單位為Hz。

Ø TJITTER：ADC時(shí)鐘的輸入抖動(dòng)，單位為秒。

Ø fBW：所需輸出信號的帶寬，單位為Hz。

Ø fs：數(shù)據(jù)轉(zhuǎn)換器的采樣速率，單位為Hz。

Ø SNRDC：數(shù)據(jù)轉(zhuǎn)換器在直流輸入條件下的SNR，單位為dB。

最后，在存在滿量程阻塞信號的條件下，目標(biāo)信號頻段中的最大可用SNR只是抖動(dòng)與直流貢獻(xiàn)噪聲功率之和。

例如，對于ENOB為12.5位(直流)或者SNR為75 dB的500 MSPS數(shù)據(jù)轉(zhuǎn)換器，則在相當(dāng)于采樣速率一半的帶寬中在250 MHz的頻率下進(jìn)行評估。如果目標(biāo)信號的帶寬為5 MHz，則在接近直流時(shí)的可能SNR(帶寬為5 MHz，時(shí)鐘完美)為75 + 10 × log10 (250/5) = 92 dB。

然而，ADC時(shí)鐘并不完美;根據(jù)圖3所示，在5 MHz所需信號帶寬中的性能下降效應(yīng)為x軸頻率下大無用信號輸入的函數(shù)。隨著抖動(dòng)的增加，無用信號的影響變得更加嚴(yán)重，隨著輸入頻率的增加，情況同樣如此。如果無用信號的幅度下降，可用SNR將按比例增加。

例如，如果在200 MHz輸入下對一個(gè)滿量程5 MHz無用W-CDMA信號進(jìn)行采樣，采用一個(gè)高質(zhì)量的500 MHz時(shí)鐘(如HMC1034LP6GE)，且運(yùn)行于整數(shù)模式下時(shí)抖動(dòng)為70 fs，則附近5 MHz通道中的SNR約為91 dB。相反，如果時(shí)鐘抖動(dòng)降至500 fs，則同一數(shù)據(jù)轉(zhuǎn)換器和信號只會(huì)表現(xiàn)出81 dB的SNR，相當(dāng)于性能下降10 dB。

在400 MHz下把同一信號輸入數(shù)據(jù)轉(zhuǎn)換器，70 fs的時(shí)鐘會(huì)產(chǎn)生88 dB的SNR。類似地，在500 fs的時(shí)鐘下，SNR值會(huì)降至僅75 dB。

圖3.ADC SNR與時(shí)鐘抖動(dòng)和輸入頻率的關(guān)系。

結(jié)論

為時(shí)鐘生成和數(shù)據(jù)轉(zhuǎn)換選擇正確的組件可使設(shè)計(jì)師從給定架構(gòu)中獲得最佳的性能。在選擇時(shí)鐘發(fā)生器時(shí)要考慮的重要標(biāo)準(zhǔn)有相位抖動(dòng)和相位噪底，它們會(huì)影響被驅(qū)動(dòng)的數(shù)據(jù)轉(zhuǎn)換器的SNR。正如分析所示，對于選定的時(shí)鐘發(fā)生器，其低相位噪底和低積分相位抖動(dòng)特性有助于最小化多載波應(yīng)用中SNR性能在較高ADC輸入頻率下的降幅。HMC1032LP6GE和HMC1034LP6GE 時(shí)鐘發(fā)生器在設(shè)計(jì)時(shí)即已充分考慮了數(shù)據(jù)轉(zhuǎn)換器應(yīng)用的需求，搭配ADI高速ADC器件使用可獲得良好的性能。

這些時(shí)鐘發(fā)生器以及ADI的時(shí)鐘分配產(chǎn)品和ADC可以組合起來，打造超高性能的時(shí)序解決方案。這些產(chǎn)品可以通過公司網(wǎng)站訂購，數(shù)據(jù)手冊也可通過www.analog.com獲取。