新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 自適應(yīng)數(shù)字預(yù)失真技術(shù)可提高無線回傳通道中的頻譜效率

自適應(yīng)數(shù)字預(yù)失真技術(shù)可提高無線回傳通道中的頻譜效率

作者: 時(shí)間:2016-10-16 來源:網(wǎng)絡(luò) 收藏

Strategy Analytics公司在最近發(fā)表的調(diào)查報(bào)告中指出,到2017年回傳投資尚缺少920萬美元的資金缺口。這個(gè)數(shù)字表明為了維持由于移動智能設(shè)備的普及而呈指數(shù)增長的數(shù)字業(yè)務(wù)所計(jì)劃的投資和實(shí)際要求投資之間的差異。鑒于成千上萬的小蜂窩正被連接到宏網(wǎng)絡(luò)從而進(jìn)一步提高對帶寬的要求,回傳對提高用戶滿意度而言將顯得越來越重要。

本文引用地址:http://m.butianyuan.cn/article/201610/308374.htm

在無線回傳領(lǐng)域,為了實(shí)現(xiàn)最高的頻譜效率,人們競相提高調(diào)制速率。然而,提高調(diào)制速率不是一個(gè)簡單的解決方案,問題的根源還在于現(xiàn)有的網(wǎng)絡(luò)架構(gòu),而且必須以最友好的運(yùn)營成本(OpEx)和資本支出(CaPex)方式持續(xù)演進(jìn)。如果基礎(chǔ)系統(tǒng)沒有作好準(zhǔn)備,從工業(yè)標(biāo)準(zhǔn)的256QAM過渡到1024QAM甚至更高階的調(diào)制是不可行的。每一代調(diào)制的升級都需要鏈路預(yù)算額外改善3dB。在模擬領(lǐng)域,這個(gè)3dB可以來自倍增發(fā)射機(jī)的輸出功率或提高天線增益來實(shí)現(xiàn)。

由于運(yùn)營商的運(yùn)營成本與天線尺寸和重量緊密關(guān)聯(lián),因此更高天線增益并不是一個(gè)理想的路線。更大的天線通常意味著更高的購買和安裝成本。提高發(fā)射功率也許是一個(gè)值得考慮的解決方案,但同樣需要在成本和功率放大器線性度、相位噪聲和散熱等方面的改進(jìn)之間做出權(quán)衡。

這些挑戰(zhàn)可以在數(shù)字領(lǐng)域得到有效解決。使用功能更強(qiáng)的前向糾錯(cuò)技術(shù)、進(jìn)而實(shí)現(xiàn)更高的接收信號電平是迄今支持向更高階調(diào)制發(fā)展的方法之一。在點(diǎn)到點(diǎn)無線回傳中較少使用的另外一種方法是數(shù)字預(yù)失真,它的主要目的是線性化功放(PA)的特性。線性化可以通過功率回退(back-off)增加操作某級QAM所需的增益,從而有效提升調(diào)制電平。

功放具有非線性屬性,而這種屬性在近飽和區(qū)域更加明顯。功放的非線性可以用許多參數(shù)表征,其中重要的一些參數(shù)有:

● 三階截取點(diǎn):三階截取點(diǎn)定義為三階互調(diào)產(chǎn)物超過有用的一階分量時(shí)的那個(gè)點(diǎn)。

● 1dB壓縮點(diǎn):1dB壓縮點(diǎn)定義為放大器輸出下降至低于理想線性輸出1dB的那個(gè)點(diǎn)。

● 飽和點(diǎn):飽和點(diǎn)是指最大輸入功率被超過的點(diǎn)。這個(gè)點(diǎn)的輸出被鉗制為最大電壓,從而導(dǎo)致增益壓縮,直到達(dá)到最大功率。

平均輸入功率和飽和輸入功率之差(單位為分貝)被稱為回退。這個(gè)點(diǎn)的位置取決于放大器特征和調(diào)制特性。由功放非線性造成的失真可以分成兩大類型:

● AM/AM失真:AM/AM失真是由于不同輸入功率時(shí)放大器的增益變化所引起的。

● AM/PM失真:AM/PM失真是指放大器輸入信號和輸出信號之間的相位變化。

為了使預(yù)失真算法生效,關(guān)鍵是要有一個(gè)好的模型來捕獲功放中的非線性效應(yīng)。放大器的線性化通常是應(yīng)用被稱為預(yù)失真的非線性傳輸函數(shù)反函數(shù)實(shí)現(xiàn)的。這些非線性傳輸函數(shù)可以被測量或近似。也可以用自適應(yīng)算法會聚到合適非線性系數(shù),并做多項(xiàng)式近似。舉例來說,如果不能設(shè)計(jì)多項(xiàng)式的精確反函數(shù),可以設(shè)計(jì)一個(gè)不同的多項(xiàng)式作為近似反函數(shù)。

轉(zhuǎn)到下一頁

在基于賽靈思現(xiàn)場可編程門陣列(FPGA)的點(diǎn)到點(diǎn)無線回傳調(diào)制解調(diào)器中實(shí)現(xiàn)的數(shù)字預(yù)失真(DPD)算法被稱為硬件嵌入式自適應(yīng)數(shù)字預(yù)失真。調(diào)制解調(diào)器的接收部分包含殘留AM/AM和AM/PM估算器,而發(fā)射部分包含處理和校正模塊,非線性傳輸反函數(shù)的計(jì)算在這里完成,并應(yīng)用于輸出信號。

閉環(huán)自適應(yīng)數(shù)字預(yù)失真算法如圖1所示。在數(shù)字預(yù)失真算法方案中,信號在經(jīng)過功放之前必須先經(jīng)過預(yù)失真器。

圖1:預(yù)失真環(huán)路包括兩個(gè)部分——發(fā)送部分和接收部分,如上圖所示。

失真檢測模塊接收來自判決模塊的數(shù)據(jù)/信息,并使用私有算法連續(xù)計(jì)算接收符號中的殘留AM/AM和AM/PM電平。接收部分的ACM模塊接收估算的AM/AM和AM/PM值,然后通過受高度保護(hù)的服務(wù)通道將它們發(fā)送給發(fā)送部分的ACM模塊。接收部分的ACM模塊將解碼后的AM/AM和AM/PM值傳送給處理模塊,由處理模塊逐個(gè)計(jì)算非線性失真反函數(shù)中的自變量。

自適應(yīng)數(shù)字預(yù)失真性能可以在測量不同射頻系統(tǒng)中的直接鏈路衰落余量的基礎(chǔ)上進(jìn)行評估。為了實(shí)現(xiàn)更高階的調(diào)制,高效的功放設(shè)計(jì)可以填充3dB互調(diào)步距來提升到下個(gè)調(diào)制等級,從而允許更高的頻譜效率和數(shù)據(jù)吞吐量。如果不想轉(zhuǎn)到更高的調(diào)制階數(shù),那么這個(gè)增益可以用來降低功耗以優(yōu)化功放成本。

自適應(yīng)數(shù)字預(yù)失真的其它優(yōu)勢表現(xiàn)在:減少相鄰?fù)ǖ垒椛浠驇馐д?,減少帶內(nèi)失真,提高功率效率,進(jìn)而增加直接鏈路衰落余量。

作為背景介紹,賽靈思在1024QAM點(diǎn)到點(diǎn)微波調(diào)制解調(diào)器IP解決方案中使用了自適應(yīng)數(shù)字預(yù)失真算法。這種解決方案獨(dú)立于所使用的任何特殊類型的功放。設(shè)計(jì)采用完全硬件嵌入式,因此不需要基于軟件的CPU子系統(tǒng)參與處理。Xilinx Artix-7、Kintex-7和Zynq-7000所有可編程SoC都能提供大容量的千兆位級微波調(diào)制解調(diào)器IP。



評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉