新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于FPGA的BPSK信號(hào)載頻估計(jì)單元設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的BPSK信號(hào)載頻估計(jì)單元設(shè)計(jì)與實(shí)現(xiàn)

作者: 時(shí)間:2016-10-18 來(lái)源:網(wǎng)絡(luò) 收藏

摘要:根據(jù)調(diào)制信號(hào)調(diào)制機(jī)理和法原理,在平臺(tái)上設(shè)計(jì)實(shí)現(xiàn)了調(diào)制信號(hào)載波頻率估計(jì)單元。利用ModelSim仿真環(huán)境對(duì)功能進(jìn)行仿真,驗(yàn)證了法對(duì)信號(hào)進(jìn)行載波信號(hào)估計(jì)的有效性。仿真表明基于的BPSK信號(hào)單元,有較高的估計(jì)精度,且實(shí)現(xiàn)原理簡(jiǎn)單,有一定的實(shí)際應(yīng)用價(jià)值。

本文引用地址:http://m.butianyuan.cn/article/201610/308468.htm

0 引言

BPSK即二進(jìn)制相移鍵控,是直擴(kuò)信號(hào)中經(jīng)常使用的一種調(diào)制方式,利用載波的相位變化傳遞數(shù)字信息,信號(hào)的振幅、頻率保持恒定。BP SK調(diào)制方式具有較高傳輸效率、誤碼率低,不易受信道特性變化影響等特點(diǎn),而且調(diào)制電路簡(jiǎn)單易行,頻譜密度低,處理增益高,具有良好的低截獲概率可能,廣泛應(yīng)用于雷達(dá)、保密通信和導(dǎo)航定位等領(lǐng)域。對(duì)BPSK信號(hào)的為后續(xù)的跟蹤捕獲等處理提供載頻參數(shù),具有重大意義。隨著信號(hào)處理技術(shù)和檢測(cè)技術(shù)的飛速發(fā)展,涌現(xiàn)出了很多估計(jì)載波頻率的方法,如法、小波相關(guān)法等。

本文根據(jù)BPSK調(diào)制信號(hào)調(diào)制機(jī)理和平方倍頻法原理,在平臺(tái)下對(duì)基于平方倍頻法的BPSK調(diào)制信號(hào)載頻估計(jì)單元進(jìn)行設(shè)計(jì),并在Mode lsim6.5b環(huán)境下進(jìn)行仿真驗(yàn)證和結(jié)果分析。

1 平方倍頻法頻率估計(jì)原理

BPSK調(diào)制信號(hào)用初始相位0和π分別表示二進(jìn)制“1”和“0”,BPSK信號(hào)的時(shí)域數(shù)學(xué)表達(dá)式可以表示為:

Sbpsk(t)=A·D(t)cos(2πft+φ) (1)

式中,A代表振幅,D(t)代表二進(jìn)制信息,將D(t)與載波相乘,因D(t)只有兩種值,即“+1”和“-1”,分別代表“0”和“1”,使得BPSK調(diào)制信號(hào)只有兩種相位,則BPSK調(diào)制信號(hào)的生成原理圖如圖1所示。

基于FPGA的BPSK信號(hào)載頻估計(jì)單元設(shè)計(jì)與實(shí)現(xiàn)

根據(jù)BPSK的調(diào)制原理,利用二進(jìn)制信息對(duì)載波信號(hào)進(jìn)行相位調(diào)制,使載波信號(hào)相位突變,即BPSK信號(hào)同時(shí)含有載波信息和二進(jìn)制信息。因此對(duì)BPSK調(diào)制信號(hào)的載頻估計(jì)應(yīng)該首先將二進(jìn)制信息造成的相位突變消除,只留下載波或與載波有關(guān)的成分,再進(jìn)行載頻估計(jì)。因?yàn)锽PSK調(diào)制信號(hào)的二進(jìn)制信息是±1構(gòu)成的序列,可以用平方處理消除二進(jìn)制信息的影響,提取其中僅與載波有關(guān)的成分進(jìn)行載波頻率估計(jì)。

BPSK調(diào)制信號(hào)的數(shù)學(xué)表達(dá)式如式(1),對(duì)其平方,結(jié)果如式(2)。

基于FPGA的BPSK信號(hào)載頻估計(jì)單元設(shè)計(jì)與實(shí)現(xiàn)

由式(3)可知,平方后信號(hào)中包含BPSK調(diào)制信號(hào)載頻信號(hào)的平方項(xiàng)和直流分量。對(duì)平方結(jié)果進(jìn)行傅里葉變換,求其頻譜,搜索頻譜峰值,并將譜峰位置輸出,則可以得到2fc的估計(jì)值,最后除以2即可得到BPSK調(diào)制信號(hào)的載波頻率。

2 基于FPGA的載頻估計(jì)單元設(shè)計(jì)

載波頻率估計(jì)單元首先實(shí)現(xiàn)對(duì)BPSK調(diào)制信號(hào)進(jìn)行平方處理,然后將平方后的信號(hào)進(jìn)行快速傅里葉變換(FFT),對(duì)頻域進(jìn)行二倍頻的頻域采樣點(diǎn)輸出,最后通過(guò)FFT變換的頻率分辨率與輸出采樣點(diǎn)的比例關(guān)系完成載頻的估計(jì)。

載頻估計(jì)單元實(shí)現(xiàn)邏輯框圖如圖2所示。

基于FPGA的BPSK信號(hào)載頻估計(jì)單元設(shè)計(jì)與實(shí)現(xiàn)

其中,F(xiàn)FT運(yùn)算點(diǎn)數(shù)為cal_index,采樣頻率為fsample,而峰值所在位置為xk_index,而峰值所在位置是載波二倍頻所在位置,則載波頻率fcarry的計(jì)算公式為:

基于FPGA的BPSK信號(hào)載頻估計(jì)單元設(shè)計(jì)與實(shí)現(xiàn)

根據(jù)以上分析,對(duì)載頻估計(jì)模塊的設(shè)計(jì)主要分為四部分:乘法器、FFT單元、平方求和單元、判決單元。根據(jù)平方倍頻法原理以及邏輯框圖2,在FPGA平臺(tái)上設(shè)計(jì)的載波頻率估計(jì)單元FPGA結(jié)構(gòu)如圖3所示。

基于FPGA的BPSK信號(hào)載頻估計(jì)單元設(shè)計(jì)與實(shí)現(xiàn)

表1為圖3中的載頻估計(jì)單元的輸入輸出接口,以及各個(gè)接口實(shí)現(xiàn)的功能。

基于FPGA的BPSK信號(hào)載頻估計(jì)單元設(shè)計(jì)與實(shí)現(xiàn)

圖3中所設(shè)計(jì)的載頻估計(jì)模塊采用的算法是平方倍頻法,根據(jù)平方倍頻法原理,對(duì)輸入信號(hào)首先要進(jìn)行平方處理。本單元使用XilinX公司提供的Multiplier IP核,版本為4.0。Multiplier IP核的兩個(gè)輸入信號(hào)為8位的有符號(hào)定點(diǎn)數(shù),輸出信號(hào)是16位的有符號(hào)定點(diǎn)數(shù)。將平方后的信號(hào)進(jìn)行傅里葉變換之前,需要對(duì)信號(hào)進(jìn)行預(yù)處理。圖3中所示的載頻估計(jì)單元的關(guān)鍵模塊是傅里葉變換模塊。本單元使用的傅里葉模塊是由Xilinx公司提供的Fast Fourier Transform IP核,版本號(hào)為7.1。該IP核要求輸入數(shù)據(jù)為復(fù)數(shù)形式,因?yàn)橥ㄟ^(guò)乘法器計(jì)算后的數(shù)據(jù)是實(shí)數(shù),因此對(duì)數(shù)據(jù)的預(yù)處理是加上一個(gè)為0的虛部,同時(shí)為了減少傅里葉變換的計(jì)算量,減少計(jì)算時(shí)間,這里將輸入數(shù)據(jù)進(jìn)行截短,只留數(shù)據(jù)的前8位,然后傳送給Fast Fourier transform IP核進(jìn)行計(jì)算。

Fast Fourier Transform IP核的功能是對(duì)輸入的復(fù)數(shù)信號(hào)進(jìn)行快速傅里葉運(yùn)算,運(yùn)算點(diǎn)數(shù)為1024點(diǎn),輸出的計(jì)算結(jié)果也為復(fù)數(shù),xk_re為輸出信號(hào)的實(shí)部,xk_im為輸出信號(hào)的虛部,對(duì)計(jì)算結(jié)果進(jìn)行求模需要用到兩個(gè)乘法器Multiplier IP核和一個(gè)加法器Adder Subtracter IP核,即將xk_re和xk_im分別自乘后相加,得到的結(jié)果輸入判決模塊。根據(jù)式(3)可知,通過(guò)Fast Fourier Transform IP核進(jìn)行頻域變換后的結(jié)果會(huì)有直流分量存在,并且存在于輸出頻譜的零點(diǎn)處,判決模塊在進(jìn)行譜峰搜索時(shí)須跳過(guò)直流分量。因?yàn)橛?jì)算的點(diǎn)數(shù)為1024點(diǎn),而且輸出的頻域是對(duì)稱的,因此每次搜索只需搜索到512點(diǎn)即可。當(dāng)搜索到譜峰值時(shí)輸出譜峰對(duì)應(yīng)的采樣點(diǎn)位置即二倍頻采樣點(diǎn),通過(guò)式(4)即可輸出最后的估計(jì)結(jié)果。

3 仿真分析

在ModelSim6.5b環(huán)境下,分別對(duì)不同碼速和不同載波頻率條件下載頻估計(jì)單元進(jìn)行仿真測(cè)試,結(jié)果如圖3~5所示。

基于FPGA的BPSK信號(hào)載頻估計(jì)單元設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的BPSK信號(hào)載頻估計(jì)單元設(shè)計(jì)與實(shí)現(xiàn)

其中,圖3的仿真參數(shù)為:BPSK調(diào)制信號(hào)信息速率4000kHz,載波頻率20000kHz。由仿真結(jié)果可以看出,F(xiàn)FT計(jì)算得到的譜峰位置為205,載波速率估計(jì)結(jié)果為20019kHZ,誤差為19kHz。圖4的仿真參數(shù)為:BPSK調(diào)制信號(hào)的信息速率為5000kHZ,載波頻率為20000kHz。由仿真結(jié)果可以看出,F(xiàn)FT計(jì)算得到的譜峰位置為205,載波速率估計(jì)結(jié)果為20019kHZ,誤差為19kHZ。圖5的仿真參數(shù)為:BPSK調(diào)制信號(hào)的信息速率為4000k Hz,載波頻率為25000kHz。由仿真結(jié)果可以看出,F(xiàn)FT計(jì)算得到的譜峰位置為256,載波速率估計(jì)結(jié)果為25000kHz,誤差為0kHz。

通過(guò)對(duì)三種不同參數(shù)的BPSK信號(hào)進(jìn)行載頻估計(jì),仿真結(jié)果表明,利用平方倍頻法具有較高的精度,實(shí)現(xiàn)了對(duì)BPSK調(diào)制信號(hào)載波頻率的有效估計(jì)。

表2為當(dāng)信息速率為4MHz時(shí),對(duì)載頻估計(jì)單元在不同載波速率條件下進(jìn)行仿真得到的結(jié)果。

基于FPGA的BPSK信號(hào)載頻估計(jì)單元設(shè)計(jì)與實(shí)現(xiàn)

表2表明,當(dāng)BPSK調(diào)制信號(hào)的信息速率為4000kHz時(shí),在不同的載波頻率條件下,載頻估計(jì)仿真單元的仿真結(jié)果誤差低,精度很高。通過(guò)仿真結(jié)果可以看出,隨著載波頻率的逐漸增高,誤差也逐漸增高,這是因?yàn)殡S著載波頻率的增加,載波的周期變小,每個(gè)周期內(nèi)的采樣點(diǎn)數(shù)也在變小,因此誤差也隨之增加,但仿真結(jié)果表明載頻估計(jì)單元依然能夠有效地對(duì)BPSK調(diào)制信號(hào)進(jìn)行有效的載波估計(jì)。

4 結(jié)論

本文根據(jù)BPSK信號(hào)的調(diào)制機(jī)理和平方倍頻法原理,在FPGA平臺(tái)上完成了BPSK載波信號(hào)的生成模塊和載波頻率估計(jì)單元的設(shè)計(jì)和實(shí)現(xiàn);在ModelSim6.5b環(huán)境中,在不同的參數(shù)下對(duì)載波頻率估計(jì)單元進(jìn)行仿真測(cè)試,仿真結(jié)果表明用平方倍頻法對(duì)BPSK調(diào)制信號(hào)進(jìn)行載頻估計(jì)具有精度高、誤差低的特點(diǎn),同時(shí)在FPGA平臺(tái)上利用Xilinx公司提供的IP核進(jìn)行設(shè)計(jì)具有實(shí)現(xiàn)容易的特點(diǎn),因此本載波頻率估計(jì)單元具有很高的實(shí)際應(yīng)用意義。



評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉