基于FPGA多波束成像的聲納系統(tǒng)設(shè)計(jì)

摘要：給出了一種基于FPGA的多波束成像聲納整機(jī)的硬件電路設(shè)計(jì)方案，介紹了該方案中各分系統(tǒng)的具體電路實(shí)現(xiàn)，以Xilinx公司的FPGA芯片作為核心器件，根據(jù)干端PC下發(fā)的控制指令實(shí)現(xiàn)對(duì)180個(gè)基元的發(fā)射接收電路的控制，完成數(shù)字波束形成，并將波束數(shù)據(jù)通過(guò)千兆網(wǎng)上傳至干端PC進(jìn)行顯示。系統(tǒng)電路設(shè)計(jì)簡(jiǎn)潔，具有較強(qiáng)的靈活性和擴(kuò)展性。文中介紹了系統(tǒng)的硬件架構(gòu)，論證了多波束成像聲納系統(tǒng)接收前端和數(shù)字信號(hào)處理模塊的硬件設(shè)計(jì)方案。實(shí)際測(cè)試結(jié)果表明，系統(tǒng)能夠清晰地對(duì)水底地形特征進(jìn)行實(shí)時(shí)成像，具有15幀/s的刷新率。

引言

多波束成像聲納利用了數(shù)字成像技術(shù)，在海底探測(cè)范圍內(nèi)形成距離一方位二維聲圖像，具有很高的系統(tǒng)穩(wěn)定性和很強(qiáng)的信號(hào)處理能力。但是由于數(shù)字成像系統(tǒng)數(shù)據(jù)運(yùn)算量大、需要實(shí)時(shí)成像等特點(diǎn)，對(duì)處理器性能要求很高。隨著適用于并行處理的現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)器件的快速發(fā)展，采用大規(guī)模FPGA為核心處理器的圖像聲納，在提高了整體性能的同時(shí)，其系統(tǒng)結(jié)構(gòu)也更加簡(jiǎn)單。

1 系統(tǒng)概況

該成像聲納的電路系統(tǒng)處于一個(gè)密封的水密艙內(nèi)部，由180路基元的收發(fā)模塊、實(shí)時(shí)信號(hào)處理模塊、數(shù)據(jù)傳輸與控制模塊、電源模塊以及接口板和一些連接器組成。具體聲納頭內(nèi)部的構(gòu)成如圖1所示。

圖中深色部分為聲納的發(fā)射和接收聲基陣。系統(tǒng)工作時(shí)，通過(guò)發(fā)射聲基陣將發(fā)射模塊產(chǎn)生的震蕩信號(hào)轉(zhuǎn)換成脈沖聲波發(fā)射出去，信號(hào)在水底形成反射，反射的聲波信號(hào)再經(jīng)接收聲基陣轉(zhuǎn)換為電信號(hào)，進(jìn)入接收電路。接收聲基陣具有180個(gè)基元，每個(gè)基元輸出的回波信號(hào)通過(guò)接口板進(jìn)入接收電路進(jìn)行信號(hào)的調(diào)理與采集。采集后的180路數(shù)字信號(hào)再進(jìn)入信號(hào)處理模塊，該模塊對(duì)采集數(shù)據(jù)進(jìn)行復(fù)解調(diào)、抽樣和數(shù)字濾波等一系列的處理，實(shí)現(xiàn)數(shù)字波束形成以及控制千兆網(wǎng)傳輸系統(tǒng)上發(fā)最終的波束數(shù)據(jù)。同時(shí)干端PC實(shí)時(shí)下發(fā)控制命令，對(duì)發(fā)射接收電路和波束形

成過(guò)程進(jìn)行控制。電源模塊則負(fù)責(zé)給成像聲納系統(tǒng)中各個(gè)分模塊供電。該系統(tǒng)的功能框圖如圖2所示。

2 系統(tǒng)硬件模塊設(shè)計(jì)

2.1 發(fā)射接收模塊設(shè)計(jì)

發(fā)射接收電路性能的好壞直接影響了多波束聲納成像的質(zhì)量。發(fā)射接收模塊的原理框圖如圖3所示。

功放電路在由頻率合成器產(chǎn)生的工作頻率信號(hào)、脈寬控制電路和功率控制電路的共同作用下，產(chǎn)生不同強(qiáng)度、不同脈寬的振蕩信號(hào)，此信號(hào)加載在發(fā)射基陣上，轉(zhuǎn)換成脈沖波發(fā)射出去。接收基陣通過(guò)FPGA的控制信號(hào)同步地將聲納回波轉(zhuǎn)換成電信號(hào)，送入接收機(jī)前端的調(diào)理采集電路中進(jìn)行小信號(hào)的前置放大、TVG/AGC放大、濾波和采集等處理，產(chǎn)生180通道的數(shù)字信號(hào)。FPGA根據(jù)PC下發(fā)的指令控制增益控制放大模塊和ADC模塊，對(duì)信號(hào)進(jìn)行時(shí)間增益放大和自動(dòng)增益控制。

2.2 數(shù)字信號(hào)處理及傳輸模塊設(shè)計(jì)

根據(jù)設(shè)計(jì)要求，數(shù)字信號(hào)處理及傳輸模塊主要實(shí)現(xiàn)對(duì)回波數(shù)據(jù)進(jìn)行波束形成，以及通過(guò)千兆網(wǎng)口上發(fā)波束數(shù)據(jù)和下發(fā)PC端的控制命令。該模塊電路的總體框圖如圖4所示。

聲納接收模塊的信號(hào)調(diào)理采集電路同時(shí)采集各接收陣元的回波信號(hào)，產(chǎn)生180路數(shù)字差分信號(hào)。在數(shù)信號(hào)處理模塊中，對(duì)采集的信號(hào)依次作復(fù)解調(diào)、濾波抽取和波束形成等處理，最終輸出512個(gè)波束數(shù)據(jù)。具體的信號(hào)處理流程如圖5所示。

本系統(tǒng)采用Xilinx公司Virtex 6的XC6VLX550T芯片作為實(shí)時(shí)數(shù)據(jù)處理及波束形成的核心器件。實(shí)際算法所需的資源數(shù)量和XC6VLX550T的資源數(shù)量略——編者注。

數(shù)字信號(hào)處理模塊輸出的波束在100 m的量程范圍內(nèi)具有58.007 Mbps的數(shù)據(jù)傳輸率，本系統(tǒng)采用2倍以上的設(shè)計(jì)余量，通過(guò)千兆網(wǎng)來(lái)實(shí)現(xiàn)波束數(shù)據(jù)的網(wǎng)絡(luò)傳輸。設(shè)計(jì)中采用Xilinx公司的Vitex-5 FX70T的FPGA為平臺(tái)，基于該芯片內(nèi)部的PowerPC440硬核處理器，在該處理器上移植VxWorks操作系統(tǒng)，完成數(shù)據(jù)的網(wǎng)絡(luò)傳輸功能。片上系統(tǒng)的設(shè)計(jì)框圖如圖6所示。

PowerPC440處理器利用PLB總線控制外圍設(shè)備IP核，將FIFO中的波束數(shù)據(jù)通過(guò)NPI接口搬移到DDR2中，達(dá)到一定的數(shù)據(jù)量后，再通過(guò)DMA通道將數(shù)據(jù)從千兆以太網(wǎng)發(fā)送出去。由于FPGA內(nèi)部BlockRAM的容量無(wú)法滿足VxWorks對(duì)存儲(chǔ)空間的需求，因此使用一片32 MB的FLASH來(lái)存儲(chǔ)VxWo rks映像和引導(dǎo)程序，以及一片256 MB的DDR為其提供運(yùn)行程序的空間，RS232串口作為調(diào)試時(shí)的輸入/輸出。

該模塊通過(guò)千兆網(wǎng)口可以接收到干端PC下發(fā)的控制命令，實(shí)現(xiàn)對(duì)發(fā)射接收模塊、信號(hào)調(diào)理采集模塊、信號(hào)處理及波束形成模塊和千兆網(wǎng)數(shù)據(jù)傳輸?shù)饶K的控制。

2.3 系統(tǒng)電源設(shè)計(jì)

根據(jù)系統(tǒng)技術(shù)指標(biāo)要求，多波束成像聲納的電源由干端電源盒產(chǎn)生的48 V直流電壓供應(yīng)，通過(guò)電纜傳輸?shù)剿侣暭{頭內(nèi)部的電源板上。電源板對(duì)系統(tǒng)中各模塊供電，既要達(dá)到功耗要求，又要滿足各模塊之間的電源隔離。因此電源板中采用了磚形隔離模塊，產(chǎn)生了發(fā)射機(jī)所需的+95 V、+15 V和+5 V，以及接收機(jī)所需的±5.5 V、+2.1V。其中發(fā)射機(jī)電源地和接收機(jī)電源地隔離，以避免發(fā)射機(jī)噪聲通過(guò)地信號(hào)進(jìn)入接收機(jī)中。

接收機(jī)所需的電源通過(guò)板間接線從電源板連到數(shù)字信號(hào)處理板上。調(diào)理采集板所需的電源信號(hào)則從數(shù)字信號(hào)處理板通過(guò)層間接插座向各個(gè)調(diào)理采集小板分發(fā)。在每塊調(diào)理采集小板上，上述電源信號(hào)經(jīng)過(guò)低噪音的LDO線性低壓降電源芯片進(jìn)行穩(wěn)壓。

數(shù)字信號(hào)處理板的電源地和調(diào)理采集板的電源地通過(guò)磁珠在電源板上單點(diǎn)共接。數(shù)字信號(hào)處理板中電流的回流路徑比調(diào)理采集板中電流的回流路徑短，數(shù)字部分的地相對(duì)于系統(tǒng)地的阻抗更低，因此數(shù)字信號(hào)處理板地上的噪聲不能通過(guò)電流回流到信號(hào)調(diào)理采集板中，從而避免了模擬信號(hào)受到數(shù)字信號(hào)的干擾。從電源板過(guò)來(lái)的電源信號(hào)在數(shù)字信號(hào)處理板上通過(guò)LT公司的LTM4600進(jìn)行電平轉(zhuǎn)換，得到FPGA及其外嗣設(shè)備所需的電源信號(hào)。

2.4 系統(tǒng)架構(gòu)設(shè)計(jì)

如上所述，本系統(tǒng)的硬件平臺(tái)由發(fā)射機(jī)、信號(hào)調(diào)理采集板、數(shù)字信號(hào)處理板、電源板以及一些接口板和連接器件組成。系統(tǒng)工作時(shí)，聲納回波信號(hào)從接收基陣上通過(guò)轉(zhuǎn)接板傳輸?shù)礁髡{(diào)理采集板中進(jìn)行采集，完成采集后的信號(hào)再通過(guò)板對(duì)板層疊連接器匯總到數(shù)字信號(hào)處理板中做波束形成處理，最后波束數(shù)據(jù)從以太網(wǎng)口輸出，通過(guò)千兆網(wǎng)傳輸線上傳到干端PC進(jìn)行成像顯示，按照這種信號(hào)通路來(lái)設(shè)計(jì)系統(tǒng)硬件平臺(tái)的架構(gòu)。

在設(shè)計(jì)時(shí)，為了減小系統(tǒng)體積和設(shè)計(jì)風(fēng)險(xiǎn)，將180路信號(hào)調(diào)理采集模塊分成6塊小板實(shí)現(xiàn)，每塊調(diào)理采集小板按照32路設(shè)計(jì)。6塊小板分成兩個(gè)區(qū)，每個(gè)區(qū)層疊三層，并通過(guò)1 mm腳間距的層疊連接器將小板上采集的信號(hào)傳輸?shù)綌?shù)字信號(hào)處理板上。發(fā)射機(jī)放置在聲納頭部，和聲納艙中的接收模塊隔離，以減小相互之間的信號(hào)干擾。電源板為系統(tǒng)中發(fā)熱量最大的設(shè)備，方案中將電源板放在系統(tǒng)最頂部，板上的各電源模塊緊貼聲納頭壁，在系統(tǒng)運(yùn)行時(shí)可以將電源板產(chǎn)生的熱量及時(shí)地引導(dǎo)到機(jī)殼上，散發(fā)到周同的水體中。系統(tǒng)的整體架構(gòu)如圖7所示。

6塊調(diào)理小板的電路結(jié)構(gòu)完全一致，通過(guò)層間接插座傳遞信號(hào)。接插座的層疊設(shè)計(jì)需要滿足在調(diào)理板堆疊次序任意的情況下，使得不同的板層輸出不同通道的采集信號(hào)。圖8為層疊結(jié)構(gòu)示意圖，圖中F1、F2、F3分別代表不同接插座所在層為第一層、第二層和第三層，TOP和BOTT OM則表示接插座布于同層板的不同面。裝配時(shí)，上一層板的BOTTOM插座接下一層板的TOP插頭，第一層板的BOTTOM插座插在數(shù)字信號(hào)處理板的插頭上。圖中每一層板的TOP和BOTTOM接插座上具有相同網(wǎng)絡(luò)標(biāo)號(hào)的引腳在電氣上是相連的，如P5的“1”號(hào)引腳和P6的“3”號(hào)引腳在電氣上屬于同一網(wǎng)絡(luò)“A”。

現(xiàn)不妨假設(shè)每一層板采集兩個(gè)通道的信號(hào)，各層板采集的兩個(gè)通道信號(hào)分別輸入到插頭P1、P3和P5的2、6腳(標(biāo)有黑色圈)，再由P2、P4和P6插座依次傳遞到母板上。如圖所示，三層板總共采集和傳輸了6個(gè)通道的信號(hào)：A、B、C、D、E和F。第一層板采集到通道A和通道D的信號(hào)，第二層板采集到通道B和通道E的信號(hào)，第三層板采集到通道C和通道F的信號(hào)。第三層板上TOP插頭和第一層板的BOTTOM插座信號(hào)對(duì)應(yīng)關(guān)系完全一致。最后調(diào)試的時(shí)候，只要對(duì)應(yīng)好網(wǎng)絡(luò)便可以在任何一層板的接插座上測(cè)試到每一層板上兩個(gè)通道采集的數(shù)據(jù)。

本系統(tǒng)中各層調(diào)理采集板采集32個(gè)通道的數(shù)據(jù)，通過(guò)6塊層疊接插座實(shí)現(xiàn)板間信號(hào)的傳輸。

3 系統(tǒng)顯控設(shè)計(jì)

干端軟件有控制和顯示的功能，控制部分主要是通過(guò)網(wǎng)口向水下設(shè)備發(fā)送控制命令，顯示部分則是將波束形成后的數(shù)據(jù)經(jīng)過(guò)處理后呈現(xiàn)圖像，實(shí)現(xiàn)聲納成像的功能。考慮到圖像顯示的速度，采用多線程工作模式，分別創(chuàng)建數(shù)據(jù)接收線程和數(shù)據(jù)顯示線程，同時(shí)完成成像功能。

干端主控軟件對(duì)外數(shù)據(jù)接口有網(wǎng)口和串口兩種，以太網(wǎng)口主要傳輸控制命令、參數(shù)及圖形數(shù)據(jù)，三路RS232串口分別接收來(lái)自外部的定位信息如測(cè)深儀、GPS、姿態(tài)儀等。

干端主控軟件接收到的波束數(shù)據(jù)為方位一距離向的二維數(shù)組，即原始一幀數(shù)據(jù)為矩形圖像，其中方位向?yàn)?12個(gè)波束值。而實(shí)際的數(shù)據(jù)為扇形的，以接收點(diǎn)為圓心，512個(gè)波束值為同一距離90度扇形上的點(diǎn)。所以在進(jìn)行圖像顯示的時(shí)候需要將原始數(shù)據(jù)進(jìn)行轉(zhuǎn)換。具體的轉(zhuǎn)換過(guò)程如圖9所示。設(shè)原始矩形中的點(diǎn)(j，k)，經(jīng)過(guò)轉(zhuǎn)換算法后對(duì)應(yīng)扇形圖像上點(diǎn)的坐標(biāo)為(x，y)，方位角α(單位弧度)，則：

其中width為扇形角對(duì)應(yīng)的弦長(zhǎng)，t為圖像上近場(chǎng)盲區(qū)中的像素點(diǎn)數(shù)，pointnum為最大量程接收到的距離向上的點(diǎn)數(shù)，則pointnum+t表示對(duì)應(yīng)最大量程時(shí)圖像距離向上的像素點(diǎn)。

4 測(cè)試結(jié)果及分析

測(cè)試信號(hào)為脈沖調(diào)制正弦波，信號(hào)脈寬為0.2 ms，脈沖重復(fù)周期為67 ms，測(cè)試結(jié)果表明系統(tǒng)可正常工作，PC端顯示出測(cè)試信號(hào)所形成的512個(gè)波束，根據(jù)信號(hào)的幅度變化，窗口內(nèi)的條紋信號(hào)也可相應(yīng)低由暗到明。

綜合測(cè)試結(jié)果，水下被測(cè)目標(biāo)清晰可見(jiàn)，其外形尺寸和實(shí)物十分吻合，系統(tǒng)性能優(yōu)良。

結(jié)語(yǔ)

文中給出了一種基于FPGA的多波束成像聲納整機(jī)的系統(tǒng)設(shè)計(jì)方案。該系統(tǒng)基于Xilinx公司的FPGA芯片，根據(jù)干端PC下發(fā)的控制指令對(duì)180個(gè)基元的發(fā)射接收電路進(jìn)行控制，實(shí)現(xiàn)對(duì)180路通道的水聲信號(hào)的調(diào)理和采集，完成數(shù)字波束形成，并將波束數(shù)據(jù)通過(guò)千兆網(wǎng)上傳至干端PC進(jìn)行顯示。該系統(tǒng)架構(gòu)緊湊，整機(jī)集成度高，且測(cè)試結(jié)果表明該系統(tǒng)性能優(yōu)良，可滿足實(shí)際的水下目標(biāo)探測(cè)的需要。