采用PCM編碼原理及FPGA編程技術(shù)實(shí)現(xiàn)PCM數(shù)字基群接口傳輸

采用PCM編碼原理及FPGA編程技術(shù)實(shí)現(xiàn)PCM數(shù)字基群接口傳輸?shù)退贁?shù)據(jù)的接入
一、概述

----高速傳輸系統(tǒng)中低速設(shè)備的接入有廣泛的應(yīng)用范圍。在環(huán)境監(jiān)控等監(jiān)控網(wǎng)絡(luò)中，被監(jiān)控設(shè)備往往提供RS-232/RS-485/V.10/V.35的通信接口，為了要將這些接口的低速數(shù)據(jù)送往遠(yuǎn)端中心，一般常通過(guò)DDN專(zhuān)線(xiàn)，基帶MODEM，專(zhuān)用復(fù)接設(shè)備接入高速碼流來(lái)實(shí)現(xiàn)低速數(shù)據(jù)的傳輸。這些方法各有各的要求和特點(diǎn)?，F(xiàn)介紹一種采用PCM編碼原理及FPGA編程技術(shù)實(shí)現(xiàn)PCM數(shù)字接入的設(shè)備，可以實(shí)現(xiàn)異步低速速率數(shù)據(jù)透明接入PCM（2M）碼流的任意時(shí)隙的傳輸，而且此接入無(wú)須改變傳輸設(shè)備的配置。采用直接采樣法從高速系統(tǒng)中最高倍同步時(shí)鐘采樣這種方法可靠性很高，本設(shè)備在工程實(shí)踐中得到了應(yīng)用與驗(yàn)證。

二、PCM編碼原理與規(guī)則

圖1：2M接口基本時(shí)序

----PCM數(shù)字接口符合G.703標(biāo)準(zhǔn)，通過(guò)75Ω同軸電纜或120Ω雙絞線(xiàn)進(jìn)行非對(duì)稱(chēng)或?qū)ΨQ(chēng)傳輸，傳輸碼型為含有定時(shí)關(guān)系的HDB3碼，接收端通過(guò)譯碼可以恢復(fù)定時(shí)，實(shí)現(xiàn)時(shí)鐘同步，其時(shí)序關(guān)系如圖1所示。Fb為幀同步信號(hào)，C2為時(shí)鐘信號(hào)，速率為2.048Mbps，數(shù)據(jù)在時(shí)鐘下降沿有效，E1接口具有PCM幀結(jié)構(gòu)，一個(gè)復(fù)幀包括16個(gè)幀，一個(gè)幀為125μs，分為32個(gè)時(shí)隙，其中偶幀的零時(shí)隙傳輸同步信息碼0011011，奇幀的零時(shí)隙傳輸對(duì)告碼，16時(shí)隙傳輸信令信息，其它各時(shí)隙傳輸數(shù)據(jù)，每個(gè)時(shí)隙傳輸8比特?cái)?shù)據(jù)。本設(shè)計(jì)采用FPGA編程技術(shù)來(lái)實(shí)現(xiàn)PCM編碼原理，線(xiàn)路驅(qū)動(dòng)采用LEVEL ONE公司的LXT30芯片來(lái)實(shí)現(xiàn)。

三、利用FPGA編程技術(shù)實(shí)現(xiàn)PCM編碼原理

----根據(jù)以上PCM編碼原理，經(jīng)驗(yàn)證明可利用職權(quán)FPGA編程技術(shù)用一片LATTICE1032E可以實(shí)現(xiàn)一路低速數(shù)據(jù)的收發(fā)，其各功能模塊框圖如圖2所示。用大規(guī)模可編程集成電路實(shí)現(xiàn)系統(tǒng)設(shè)計(jì)，可以提高系統(tǒng)集成度，縮短開(kāi)發(fā)周期，LATTICE芯片時(shí)延可控，如果要在一個(gè)芯片中實(shí)現(xiàn)多路數(shù)據(jù)的接入，可用XILINX、ALTERA公司更大規(guī)?？删幊屉娐穪?lái)實(shí)現(xiàn)。

----本接入設(shè)計(jì)主要由5個(gè)模塊組成：

數(shù)據(jù)采集及處理模塊

----該模塊功能是異步數(shù)據(jù)接口的數(shù)據(jù)進(jìn)行采集及處理并轉(zhuǎn)換為所需用2M數(shù)據(jù)流。

時(shí)鐘發(fā)生模塊

----該模塊是將8.192MHz的晶振所產(chǎn)生的原始時(shí)鐘經(jīng)過(guò)分頻后所產(chǎn)生的系統(tǒng)時(shí)鐘與從HCB3碼中所提取的2.048Mbps時(shí)鐘進(jìn)行比較并進(jìn)行（數(shù)字鎖相環(huán)），產(chǎn)生系統(tǒng)所需的2.048MbpsJF時(shí)鐘。

時(shí)隙產(chǎn)生及控制模塊

----該模塊是利用時(shí)鐘發(fā)生模塊產(chǎn)生的2.048MHz的系統(tǒng)時(shí)鐘，經(jīng)分頻及處理后，產(chǎn)生系統(tǒng)所需的零時(shí)隙，幀信號(hào)及所需數(shù)據(jù)傳輸?shù)臅r(shí)隙信號(hào)等時(shí)隙及控制信號(hào)。

G.703接口功能模塊

----該模塊是完成2M數(shù)據(jù)中提取及插入同步碼及2M數(shù)據(jù)流變換為G.703標(biāo)準(zhǔn)的HDB3碼型。

線(xiàn)路驅(qū)動(dòng)模塊

----該模塊采用LEVEL ONE公司的LXT301芯片及相關(guān)變壓器，并由該模塊提取2M系統(tǒng)時(shí)鐘。

四、機(jī)場(chǎng)監(jiān)視監(jiān)控網(wǎng)絡(luò)中低速接入應(yīng)用

圖2：功能模塊框圖

----在機(jī)場(chǎng)監(jiān)控設(shè)備及環(huán)境綜合監(jiān)視監(jiān)控網(wǎng)絡(luò)中運(yùn)用PCM數(shù)字中繼低速接入設(shè)備可以實(shí)現(xiàn)圖像、語(yǔ)言、信令、監(jiān)視監(jiān)控?cái)?shù)據(jù)等多種媒體信息復(fù)接在一條PCM數(shù)字中繼碼流中傳輸，既可以?xún)?yōu)化網(wǎng)絡(luò)結(jié)構(gòu)，又可以提高傳輸?shù)目煽啃?。即將?dòng)工建設(shè)的廣州白云國(guó)際新機(jī)場(chǎng)在進(jìn)行外場(chǎng)監(jiān)控、侯機(jī)樓監(jiān)控、貨運(yùn)中心監(jiān)控、環(huán)境綜合監(jiān)控（包括噪音監(jiān)控）等時(shí)，計(jì)劃采用的設(shè)備與本文所述原理相同。圖3為模擬機(jī)場(chǎng)綜合監(jiān)視監(jiān)控網(wǎng)絡(luò)示意圖。圖中攝像機(jī)、麥克風(fēng)輸出的模擬視、音頻信號(hào)送編碼終端按H.320系列標(biāo)準(zhǔn)進(jìn)行編碼，以n×64kbps的速率上E1（2M）專(zhuān)線(xiàn)傳輸，由于要在E1（2M）碼流中插入低速數(shù)據(jù)，可通過(guò)低速接入設(shè)備將數(shù)據(jù)復(fù)接在圖像語(yǔ)言信號(hào)中一起傳輸?shù)奖O(jiān)視監(jiān)控中心，在中心再還原出各種媒體信息，分別送監(jiān)視監(jiān)聽(tīng)網(wǎng)絡(luò)平臺(tái)、監(jiān)測(cè)監(jiān)控網(wǎng)絡(luò)平臺(tái)，實(shí)現(xiàn)信號(hào)監(jiān)控。