新聞中心

一文看懂3D晶體管

作者: 時(shí)間:2016-11-02 來源:網(wǎng)絡(luò) 收藏

  BJT晶體管通道

本文引用地址:http://m.butianyuan.cn/article/201611/339540.htm

  BJT的構(gòu)成很簡(jiǎn)單,就是把2個(gè)P型半導(dǎo)體夾住1個(gè)N型半導(dǎo)體變成三明治。當(dāng)然,也有用2個(gè)N型半導(dǎo)體夾住1個(gè)P型的?,F(xiàn)在就看看NPN型的BJT如何運(yùn)作。

  一般而言我們把BJT的輸入極稱為集極,控制極稱為基極,而輸出極就稱之為射極。由于射極要提供大量電子擴(kuò)散所以雜質(zhì)濃度會(huì)比較高,而基極則因?yàn)橄M娏骺焖偻ㄟ^所以做得很薄。

  當(dāng)我們由控制極輸入足夠的電子時(shí),原本的P型半導(dǎo)體就因?yàn)槌錆M了大量電子而慢慢把我們?cè)救斯ぶ萌氲碾姸粗泻偷袅?,?dāng)然就慢慢「轉(zhuǎn)性」變成N型半導(dǎo)體的性質(zhì)。此時(shí)對(duì)于從集極加入的電壓/電流來看,就會(huì)發(fā)現(xiàn)當(dāng)P型半導(dǎo)體轉(zhuǎn)性后,NP介面的能階差就慢慢消失因而形成通道,而電流就會(huì)由集極一路沖向射極而發(fā)射出來,這就是通道形成的過程。

  由于需要真槍實(shí)彈把電子灌進(jìn)去,所以BJT的通道形成比較費(fèi)力,但是通道導(dǎo)通的面積大所以可以流過的電流也很大,很適合高出力的工作。但是我們灌入P型半導(dǎo)體的電子可不會(huì)乖乖停在那里不動(dòng),它們會(huì)隨著由射極出發(fā)的電子流一路沖往集極去!就像馬桶把衛(wèi)生紙沖掉那樣(高中物理告訴我們,電流方向就是電子流方向的反方向)。

  

 

  ▲NPN型BJT導(dǎo)通情況

  所以控制訊號(hào)電流不夠強(qiáng),是推不動(dòng)BJT晶體管的。這現(xiàn)今芯片當(dāng)中是一項(xiàng)很討人厭的特性,因?yàn)樗硎揪退阄覀儧]什么動(dòng)作,為了維持晶體管某一種狀態(tài),我們還是必需花掉大量電流!這樣不但吃電很兇,還會(huì)讓芯片熱到可以拿來煎蛋。不過BJT的好處是整顆P型半導(dǎo)體都會(huì)變成通道,所以通道很寬大,推動(dòng)力也就很大。

  JFET

  JFET 是一種類似三明治的場(chǎng)效應(yīng)晶體管,它在接面處沒有使用氧化物隔開閘極,音響迷一定不陌生, JFET的推動(dòng)力大,線性高對(duì)高頻反應(yīng)又不良,是非常良好的音響用放大器材料。讀者若想看到實(shí)體物品,走一趟發(fā)燒音響材料行一定可以看到一大堆。

  MOSFET晶體管通道

  而MOS就非常小家子氣了,在早期或者是大功率的JFET,是由2個(gè)N型半導(dǎo)體夾住P型半導(dǎo)體,(或者2個(gè)P型夾住N型),但是電流通過的方向和通道形成方向則和BJT呈九十度。而在半導(dǎo)體中的MOS就如下圖所示,在FET元件當(dāng)中,由閘極來的電壓對(duì)晶體中間部位造成靜電力,靜電力則吸引了正或負(fù)電荷靠近閘極,造成晶體中央部位靠近閘極的那薄薄一層半導(dǎo)體產(chǎn)生「轉(zhuǎn)性」,因此形成了通道。

  所以這個(gè)通道絕對(duì)不像BJT那樣是大水管1條,而是1片薄薄的導(dǎo)電層而已,因此以前的水電工們對(duì)MOSFET重要課題是很頭痛的,若是你在30年前提到MOS這種推動(dòng)力不足的東西可以跑到1GHz,科學(xué)家和水電工們肯定要笑你癡人說夢(mèng)的。

  不過FET也有一個(gè)絕大的好處,就是我們?cè)陂l極加上控制電壓時(shí),理論上不需要流出任何電荷到晶體心,所以控制電流理論上接近于零(實(shí)際上當(dāng)然不可能,會(huì)有一堆漏電流產(chǎn)生),所以在芯片晶體數(shù)暴增的今天,是個(gè)很好用的技術(shù)。

  

 

  ▲MOS半導(dǎo)體導(dǎo)通示意圖

  夾止

  請(qǐng)參考MOS通道形成圖,通道由于來自源極和汲極的電壓差吸引,并不會(huì)變成平行于閘極的完整平面,而是一端寬一端窄的情況,當(dāng)變窄的那部分小到會(huì)阻礙電流的地步時(shí)就稱為夾止。

  MOSMOS

  只是MOSFET 的簡(jiǎn)稱,沒什么意義,大家常常都喜歡叫小名,因?yàn)楸容^好叫,通常我們討論晶體管提到MOS是沒什么問題的。但是如果要講到午餐吃什么也用MOS 的話,應(yīng)該是指賣漢堡的。

  薄薄的一層,問題卻很大

  回到近5年來的現(xiàn)況,這薄薄一層的MOS導(dǎo)電通道推動(dòng)力不大,為了仍要達(dá)到高頻、省電、低熱量、減少面積等等目的,半導(dǎo)體廠內(nèi)的水電工們可是傷透了腦筋。還好在近來電子顯微鏡以及各類測(cè)量技術(shù)越來越進(jìn)步,我們也漸漸了解到MOS通道形成有什么限制,又有什么副作用等等問題。尤其在現(xiàn)今半導(dǎo)體制程已經(jīng)縮小到了30nm以下的境界,有許多問題是不斷發(fā)生的,也因此開發(fā)新材料或新型結(jié)構(gòu)的晶體管就成了各家廠商努力的目標(biāo)。

  難題1 漏電流

  理想的MOS晶體管除了少許拉動(dòng)閘極電容的電流以及送往下一級(jí)的推動(dòng)電流外,是不該有任何額外電流的,凡是超出這個(gè)范疇的電流都算漏電流。漏電流對(duì)于強(qiáng)調(diào)高速省電的現(xiàn)代產(chǎn)品是個(gè)大傷害。而且就微觀的情況來看,其實(shí)晶體管內(nèi)部有許多效應(yīng)會(huì)導(dǎo)致漏電流,漏電流的流向也不固定,有從閘極漏走的,有從源極漏走的,而有些漏電流只有在導(dǎo)通時(shí)產(chǎn)生,有些則無論何時(shí)都在漏。尤其當(dāng)晶體管愈做愈小,這些現(xiàn)象就會(huì)愈明顯,用30nm以下的晶體管想要完全控制好電流方向而不漏出,簡(jiǎn)直就像用竹籃子裝沙而不外漏一般地困難!

  難題2 推動(dòng)力不足

  短通道效應(yīng)和漏電流在某些層面是相關(guān)的,其中短通道效應(yīng)主要是因?yàn)樾纬赏ǖ赖臈l件太超過,造成夾止后可導(dǎo)電的面積變小,反而造成一種導(dǎo)通不良。原本我們希望加在閘極的電壓愈大,能導(dǎo)通的輸出電流就快速增大,沒想到反而卡住沒什么變動(dòng),這對(duì)晶體性能是很糟糕的事。如果不處理的話對(duì)于時(shí)脈上限是會(huì)有很大的影響。(好吧,至少對(duì)于喜歡加壓超頻的宅男有影響)

  當(dāng)閘極長(zhǎng)度僅有30nm以下,短通道效應(yīng)相當(dāng)容易發(fā)生,和以往40奈米以上的情況有很大的不同,所以也成了一大難題。

  難題3 面積問題

  我們平常說的30nm制程,一般是指閘極的長(zhǎng)度等于30nm,而當(dāng)推動(dòng)力不足時(shí)就要增加晶體管的寬度,那如果把閘極的長(zhǎng)度由60nm減少成30nm,但是寬度卻非得由100nm大增至300nm時(shí),所占的面積不就更大了嗎?那真的一切都白搞了,所以面積和推動(dòng)力問題都是要處理的。

  難題4 省電性和性能問題

  由于寄生電容的影響,晶體管就算沒有漏電流也會(huì)在運(yùn)作過程中吃掉能量,好比閘極的電壓在拉升或拉降時(shí)就會(huì)吃掉電流,吃愈多愈不好推,也造成開關(guān)速度變慢。

  

 

  ▲短通道效應(yīng):通道提早縮水了

  閘極、源極

  三極管的原理就是閘極的電壓只要稍稍變大,輸出端(源極)就會(huì)有很大的增加,而閘極只要沒有輸入,輸出端也應(yīng)該馬上停止輸出。

  

 

  ▲改良型MOS半導(dǎo)體結(jié)構(gòu)



關(guān)鍵詞: 3D晶體管

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉