新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動態(tài) > 臺積電:成本下降構(gòu)架成熟后會導(dǎo)入3D晶體管

臺積電:成本下降構(gòu)架成熟后會導(dǎo)入3D晶體管

—— 20納米制程不會采用該項(xiàng)技術(shù)
作者: 時間:2011-05-09 來源:經(jīng)濟(jì)日報 收藏

  英特爾日前宣布完成芯片技術(shù)重大突破,將導(dǎo)入三維晶體管的芯片技術(shù)在22 納米制程生產(chǎn)新款微處理器。研發(fā)資深副總經(jīng)理蔣尚義對此表示,在成本下降、上下游技術(shù)架構(gòu)建立后,即會導(dǎo)入三維晶體管。

本文引用地址:http://m.butianyuan.cn/article/119325.htm

  2002年英特爾即投入三閘門(Tri Gate)的三維晶體管技術(shù)研發(fā),經(jīng)過多年的研究,日前終于突破技術(shù)瓶頸,預(yù)定在今年導(dǎo)入22納米制程生產(chǎn)新款微處理器,且所產(chǎn)出的芯片,具備低電壓及低耗電等特性。

  由于英特爾發(fā)表的時間正是舉行年度的技術(shù)論壇之際,負(fù)責(zé)臺積電先進(jìn)制程技術(shù)研發(fā)的蔣尚義在向合作伙伴介紹臺積電各制程進(jìn)度時,也以英特爾這項(xiàng)成果,強(qiáng)調(diào)是延伸摩爾定律的一項(xiàng)重大突破。

  蔣尚義強(qiáng)調(diào),臺積電很早投入這項(xiàng)技術(shù)研發(fā),不過因臺積電是提供晶圓代工服務(wù),目前這項(xiàng)技術(shù)成本仍然相當(dāng)昂貴,而且包括電子工程自動化(EDA)、制程設(shè)計套件及芯片驗(yàn)證等上下游技術(shù)架構(gòu)建立還不夠完善,臺積電將不會在20納米先進(jìn)制程跟進(jìn)采用這項(xiàng)技術(shù),評估可能到14納米才會導(dǎo)入。

  蔣尚義強(qiáng)調(diào),依照摩爾定律,若只單純追求芯片微小化,不到幾年,就會遭遇很大瓶頸。不過,透過系統(tǒng)微縮化,藉由新技術(shù),可以達(dá)到晶圓微小化又能兼具高容量的要求,摩爾定律可由目前的28納米再推進(jìn)到7納米。他表示,臺積電研發(fā)重心已移到20納米制程,依照臺積電技術(shù)藍(lán)圖,內(nèi)部規(guī)劃明年下半年進(jìn)行20納米制程試產(chǎn)。



關(guān)鍵詞: 臺積電 3D晶體管

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉