基于ZYNQ嵌入式小型化繼電保護(hù)平臺(tái)設(shè)計(jì)實(shí)現(xiàn)

作者/ 任華鋒 王晉華 孫振華 許繼電氣股份有限公司(河南 許昌 461000)

摘要：本文介紹了一種應(yīng)用在智能變電站中全新的嵌入式小型化繼電保護(hù)平臺(tái)的設(shè)計(jì)，該設(shè)計(jì)選用片內(nèi)集成雙ARM內(nèi)核和FPGA的Xilinx Zynq系列芯片，在成本、數(shù)據(jù)處理速度、功耗及可擴(kuò)展性方面能夠滿足就地化安裝繼電保護(hù)設(shè)備的需求。全文從軟件和硬件方面詳細(xì)闡述了嵌入式小型化繼電保護(hù)平臺(tái)的設(shè)計(jì)方法。

引言

　　隨著加強(qiáng)智能電網(wǎng)建設(shè)的深入推進(jìn)，網(wǎng)絡(luò)信息技術(shù)、電子傳感技術(shù)、數(shù)字變電技術(shù)、廣域測量技術(shù)、自動(dòng)化控制技術(shù)等多種先進(jìn)技術(shù)在智能繼電保護(hù)裝置中的應(yīng)用日趨成熟。在此背景下，智能電網(wǎng)建設(shè)對繼電保護(hù)裝置的軟硬件設(shè)計(jì)也提出了更高的要求。繼電保護(hù)裝置的小型化設(shè)計(jì)和就地化安裝就是其中的一種發(fā)展趨勢。針對這些要求，本文介紹了一種基于Xilinx Zynq 7000系列片上系統(tǒng)(SoC)的嵌入式小型化繼電保護(hù)平臺(tái)的設(shè)計(jì)方法，就該平臺(tái)的整體框架、硬件設(shè)計(jì)、平臺(tái)搭建等方面進(jìn)行了詳細(xì)的闡述。

1 平臺(tái)整體框架

　　按照國家電網(wǎng)的規(guī)劃，小型化繼電保護(hù)裝置直接安裝在戶外一次設(shè)備旁，對裝置的電磁干擾、工作環(huán)境和結(jié)構(gòu)強(qiáng)度等方面提出了更高的要求。本方案采用Xilinx的Zynq 7000系列芯片為主CPU，芯片片內(nèi)集成了主頻800MHz的ARM雙核處理器、FPGA、PCIe、I2C、SD/MMC等常用通信接口，具有強(qiáng)大的數(shù)據(jù)處理和外設(shè)擴(kuò)展能力，特別是功耗低，抗干擾能力強(qiáng)的特點(diǎn)，非常適合作為就地化安裝繼電保護(hù)裝置的硬件平臺(tái)。該平臺(tái)的整體框架如圖1所示。

2 平臺(tái)硬件實(shí)現(xiàn)

　　Xilinx Zynq 7000根據(jù)功能劃分為可處理系統(tǒng)(PS)ARM及其外設(shè)，可編程邏輯(PL)FPGA。硬件設(shè)計(jì)主要圍繞這兩部分展開。

2.1 PS側(cè)

　　PS側(cè)由ARM核管理、配置I/O外設(shè)、DDR控制等。ARM核的應(yīng)用非常廣泛，可供參考的典型硬件設(shè)計(jì)資料非常多，限于篇幅，只對小型化繼電保護(hù)平臺(tái)應(yīng)用到的部分進(jìn)行介紹。

2.1.1 DDR內(nèi)存控制器

　　大多數(shù)智能繼電保護(hù)設(shè)備運(yùn)行嵌入式實(shí)時(shí)操作系統(tǒng)，由實(shí)時(shí)操作系統(tǒng)完成繼電保護(hù)算法、人機(jī)交互，以及基于IEC61850的網(wǎng)絡(luò)通信等功能。實(shí)時(shí)系統(tǒng)對DDR內(nèi)存的容量和處理速度有很高的需求。在設(shè)計(jì)中使用了兩片Micron公司的DDR內(nèi)存MT41K256M16HA-125-IT:E ，容量達(dá)到1G，與ARM核650MHz時(shí)鐘匹配工作在 525MHz時(shí)鐘速率。經(jīng)過Nucleus實(shí)時(shí)操作系統(tǒng)的測試，系統(tǒng)運(yùn)行正常。為保證繼電保護(hù)設(shè)備數(shù)據(jù)的可靠性，DDR內(nèi)存控制器可增加ECC功能，位寬降為16bit，內(nèi)存容量降為512M。

2.1.2 I/O外設(shè)配置

　　Zynq 的I/O引腳采用多路復(fù)用外設(shè)接口方式，PS側(cè)的MIO共有54路I/O，可用Xilinx 提供的硬件設(shè)計(jì)工具Vivado把I/O功能靈活定義成MAC、UART、I2C、CAN、SDIO等平臺(tái)中需要的外設(shè)接口，同時(shí)配置外設(shè)的工作時(shí)鐘。圖2為繼電保護(hù)平臺(tái)在Zynq SoC芯片PS側(cè)的功能模塊示意圖，其描述了外設(shè)和內(nèi)核之間的數(shù)據(jù)通道和ARM內(nèi)核的基本構(gòu)成。

2.2 PL側(cè)FPGA設(shè)計(jì)

　　當(dāng)前主流繼電保護(hù)設(shè)備廠家生產(chǎn)的智能保護(hù)設(shè)備硬件平臺(tái)基本采用“處理器+FPGA” 模式，由FPGA完成人機(jī)交互、網(wǎng)絡(luò)拓展、擴(kuò)展開入開出、AD采樣等功能。這種模式下FPGA和處理器是兩個(gè)獨(dú)立運(yùn)行的系統(tǒng)，實(shí)現(xiàn)數(shù)據(jù)同步和協(xié)同工作上處理復(fù)雜，在變電站電磁環(huán)境惡劣的工作地點(diǎn)容易出現(xiàn)問題。

　　Zynq將處理器和FPGA集成在芯片內(nèi)部，ARM雙核和FPGA的數(shù)據(jù)交互通過高性能、高帶寬、低延時(shí)的AXI總線完成，消除了處理器和FPGA通過擴(kuò)展總線數(shù)據(jù)傳輸速度低的瓶頸。特別是以ARM為主，F(xiàn)PGA為輔的片內(nèi)協(xié)作工作模式，為平臺(tái)提供了豐富的外設(shè)擴(kuò)展功能。

2.2.1 FPGA網(wǎng)絡(luò)功能設(shè)計(jì)

　　為了設(shè)計(jì)簡化和施工便捷，智能變電站過程層在IEC61850 標(biāo)準(zhǔn)下，SV和GOOSE網(wǎng)絡(luò)報(bào)文由點(diǎn)對點(diǎn)傳輸方式轉(zhuǎn)向共網(wǎng)方式傳輸。在Zynq平臺(tái)上由FPGA的MAC IP核通過以太網(wǎng)PHY擴(kuò)展出的網(wǎng)口接收合并單元或智能終端發(fā)送的SV和GOOSE報(bào)文，通過MAC IP核實(shí)現(xiàn)報(bào)文類型甄別、單播、組播廣播報(bào)文的過濾，并對SV和GOOSE報(bào)文的屬性進(jìn)行解析。為了抑制共網(wǎng)傳輸?shù)木W(wǎng)絡(luò)風(fēng)暴，可加入風(fēng)暴抑制判據(jù)，過濾掉異常報(bào)文，減輕ARM處理器的工作載荷，提高數(shù)據(jù)處理的實(shí)時(shí)性。

2.2.2 繼電保護(hù)功能模塊設(shè)計(jì)

　　Zynq充分考慮到在Xilinx FPGA產(chǎn)品上設(shè)計(jì)的移植性，可將原來“處理器+FPGA”模式下FPGA實(shí)現(xiàn)的功能模塊方便快捷地移植到Zynq平臺(tái)上，節(jié)省開發(fā)時(shí)間，保持產(chǎn)品穩(wěn)定性。

2.2.2.1 人機(jī)接口功能實(shí)現(xiàn)

　　由于小型化保護(hù)裝置采用就地化安裝方式，直接暴露在風(fēng)吹日曬、雨雪環(huán)境中，裝置密閉性要求達(dá)到IP67的防護(hù)等級，無法安裝液晶、鍵盤等人機(jī)交互器件。區(qū)別于通過FPGA擴(kuò)展液晶和鍵盤外設(shè)的智能保護(hù)裝置，就地化保護(hù)裝置人機(jī)功能是通過安裝在主控室或保護(hù)小室的就地化保護(hù)智能管理單元來實(shí)現(xiàn)裝置的界面集中展示、配置管理、備份管理、在線監(jiān)視和診斷功能，所有數(shù)據(jù)由就地化保護(hù)的網(wǎng)口通過光纖網(wǎng)絡(luò)上傳，抗干擾能力強(qiáng)。

2.2.2.2 常規(guī)互感器保護(hù)采樣功能實(shí)現(xiàn)

　　小型化保護(hù)的采樣方式有兩種：常規(guī)互感器采樣通過電纜直接連接到小型化保護(hù)裝置;電子式互感器SV和GOOSE共網(wǎng)通過光纖以太網(wǎng)接入小型化保護(hù)裝置。在常規(guī)互感器采樣方式中，小型化保護(hù)平臺(tái)使用兩片AD7606共16路采樣通道，采集電壓、電流等模擬量供保護(hù)或測控使用。

　　AD7606芯片通過串行SPI 和FPGA連接，由FPGA保持采樣時(shí)序和AD數(shù)據(jù)正確性，ARM核完成對FPGA采樣功能的參數(shù)，如每周波采樣點(diǎn)數(shù)、通道個(gè)數(shù)、預(yù)采樣時(shí)刻等進(jìn)行設(shè)置，F(xiàn)PGA通過中斷方式通知ARM核收取采樣數(shù)據(jù)。這部分功能可由在“處理器+FPGA”模式下用Verilog HDL編寫的FPGA代碼稍作改動(dòng)后移植到Vivado Zynq硬件設(shè)計(jì)工程中。

2.2.2.3 繼電保護(hù)開入開出回路實(shí)現(xiàn)

　　小型化保護(hù)裝置由于機(jī)箱尺寸受限，不能裝設(shè)太多的開入開出回路?？紤]與非智能的一次開關(guān)設(shè)備接口，保留了8路遙信開入和8路出口回路來采集信息和控制一次開關(guān)設(shè)備。Zynq的PS側(cè)的復(fù)用MIO多用做外設(shè)接口，數(shù)量較少，無法實(shí)現(xiàn)16路I/O。開入開出設(shè)計(jì)由PL側(cè)的EMIO來實(shí)現(xiàn)，外部開入和PL側(cè)開出都經(jīng)過總線收發(fā)器SN74LVC245，由FPGA編寫簡單的I/O硬件驅(qū)動(dòng)，通過中斷或查詢方式通知ARM。

3 軟件框架和應(yīng)用功能實(shí)現(xiàn)

　　嵌入式小型化繼電保護(hù)平臺(tái)的軟件框架主要包括平臺(tái)的底層硬件驅(qū)動(dòng)、引導(dǎo)程序、嵌入式實(shí)時(shí)操作系統(tǒng)和應(yīng)用功能模塊。

3.1 底層硬件驅(qū)動(dòng)

　　Xilinx 的SDK開發(fā)工具提供了針對Zynq的BSP包，BSP包含ARM的外設(shè)接口驅(qū)動(dòng)，并提供豐富的測試?yán)坦╅_發(fā)者參考。BSP提供的ARM外設(shè)驅(qū)動(dòng)代碼用C編寫，移植方便，改動(dòng)量小。FPGA部分設(shè)計(jì)的網(wǎng)口和AD采集等模塊需要在PS側(cè)重新開發(fā)相應(yīng)的驅(qū)動(dòng)。

3.2 平臺(tái)引導(dǎo)

　　Zynq是以ARM為核心的FPGA，平臺(tái)引導(dǎo)時(shí)，先引導(dǎo)ARM核，由ARM配置引導(dǎo)其他部分。引導(dǎo)的主要內(nèi)容是引導(dǎo)ARM的實(shí)時(shí)操作系統(tǒng)和FPGA的BIT配置文件。圖3是引導(dǎo)和配置過程的詳細(xì)列表。

　　在平臺(tái)的引導(dǎo)過程中，F(xiàn)SBL加載Uboot到ARM來運(yùn)行，Uboot提供了ARM外設(shè)接口的驅(qū)動(dòng)并完成操作系統(tǒng)啟動(dòng)前必須的硬件初始化，之后將控制權(quán)移交給操作系統(tǒng)。啟動(dòng)時(shí)燒寫到FLASH中的鏡像文件可由Xilinx SDK生成，鏡像文件包含F(xiàn)SBL的ELF格式可執(zhí)行文件，F(xiàn)PGA代碼編譯生成的BIT文件和交叉編譯生成Uboot的ELF格式可執(zhí)行文件。

3.2 平臺(tái)嵌入式實(shí)時(shí)操作系統(tǒng)

　　嵌入式操作系統(tǒng)采用國外引進(jìn)的支持Zynq 7000系列芯片的嵌入式實(shí)時(shí)操作系統(tǒng)Nucleus Plus，Nucleus Plus具有實(shí)時(shí)的、搶先的、多任務(wù)的內(nèi)核。95%的內(nèi)核代碼由C語言編寫，移植性好，以后可以平滑移植到性能更好的平臺(tái)之上。開發(fā)人員可對Nucleus Plus操作系統(tǒng)進(jìn)行定制修改，以適應(yīng)小型化繼電保護(hù)平臺(tái)的特殊需求。

　　考慮到Zynq 7000 ARM雙內(nèi)核的工作方式，在操作系統(tǒng)選型時(shí)，選擇了支持雙核SMP(對稱式)的Nucleus Plus。目前，Zynq ARM雙核在繼電保護(hù)設(shè)備應(yīng)用設(shè)計(jì)中，有的采用AMP(非對稱式)方式，即核0搭建 Linux操作系統(tǒng)，處理實(shí)時(shí)性不高的應(yīng)用，如IEC61850中的協(xié)議解析，設(shè)備屬性數(shù)據(jù)處理等;核1處理高實(shí)時(shí)性的繼電保護(hù)算法等功能，滿足繼電保護(hù)設(shè)備的實(shí)時(shí)性。相對AMP、SMP模式的操作系統(tǒng)具有可共享內(nèi)存、較高的性能和功耗比，以及易實(shí)現(xiàn)負(fù)載均衡等優(yōu)點(diǎn)，更能發(fā)揮多核處理器的硬件優(yōu)勢，并且在跨處理器硬件平臺(tái)的移植開發(fā)上，更容易和快捷。

3.3 應(yīng)用功能模塊

　　小型化繼電保護(hù)軟件平臺(tái)采用多模塊自動(dòng)加載管理系統(tǒng)，完全實(shí)現(xiàn)通信管理模塊、人機(jī)接口、系統(tǒng)平臺(tái)、設(shè)備驅(qū)動(dòng)和應(yīng)用模塊的獨(dú)立編譯和下載，并在初始上電過程中，自動(dòng)識(shí)別各軟件模塊，建立各模塊的初始工作環(huán)境，自動(dòng)執(zhí)行軟件模塊的相關(guān)操作。這樣，調(diào)試升級或系統(tǒng)功能變化時(shí)，只要對相關(guān)功能模塊進(jìn)行升級、編譯和下載，從而將設(shè)計(jì)、調(diào)試、測試等縮小到一個(gè)有限的范圍，既縮短了開發(fā)周期，又降低了軟件開發(fā)的難度和復(fù)雜度。平臺(tái)基本功能模塊組成如圖5所示。

4 結(jié)束語

　　就地安裝的小型化保護(hù)裝置已經(jīng)在智能變電站中有了試點(diǎn)應(yīng)用。為了方便安裝，裝置尺寸設(shè)計(jì)大約是260mm×180mm×100mm，可以兩臺(tái)并排安裝在一次設(shè)備匯控柜側(cè)面，不需要專用屏柜。整裝置實(shí)測功耗最大不超過11W，約是常規(guī)智能保護(hù)裝置的1/4。全密閉式金屬機(jī)殼結(jié)構(gòu)和免維護(hù)設(shè)計(jì)是智能變電站就地化保護(hù)設(shè)備發(fā)展趨勢。

　　Xilinx Zynq系列芯片已經(jīng)廣泛應(yīng)用在嵌入式產(chǎn)品的各個(gè)領(lǐng)域，在穩(wěn)定性和可靠性上得到了多種相關(guān)產(chǎn)品的驗(yàn)證。在此基礎(chǔ)上設(shè)計(jì)的小型化繼電保護(hù)平臺(tái)具有低功耗、低成本、高度集成的優(yōu)點(diǎn)。特別是片內(nèi)ARM+FPGA的架構(gòu)，讓該平臺(tái)能夠靈活地拓展外設(shè)功能，使系統(tǒng)速度和系統(tǒng)資源得到充分的利用?；谠撈脚_(tái)的繼電保護(hù)產(chǎn)品能夠較好地滿足當(dāng)前智能變電站保護(hù)測量設(shè)備就地化安裝的需求，降低智能變電站的建設(shè)成本。

參考文獻(xiàn)：

　　[1]劉振亞.智能電網(wǎng)技術(shù)[M].中國電力出版社,2010.

　　[2]王瑩.Xilinx可擴(kuò)展處理平臺(tái)：ZYNQ嵌入式處理器與FPGA集成的獨(dú)特創(chuàng)舉[J].電子產(chǎn)品世界,2014(2):27-32.

　　[3]Xilinx Inc.Zynq-7000 All Programmable SoC Technical Reference Manual(v1.0),2015.

　　[4]何賓. Xilinx all programmable Zynq-7000 SoC[M].北京:清華大學(xué)出版社,2013.

　　[5]陸佳華.嵌入式系統(tǒng)軟硬件協(xié)同設(shè)計(jì)實(shí)戰(zhàn)指南[M].機(jī)械工業(yè)出版社, 2013.

本文來源于中國科技期刊《電子產(chǎn)品世界》2016年第11期第68頁，歡迎您寫論文時(shí)引用，并注明出處。