基于Spartan-6的高速數(shù)據(jù)采集、處理和實(shí)時(shí)傳輸研究

　　1.前言

　　隨著信息技術(shù)的飛速發(fā)展，各種數(shù)據(jù)的實(shí)時(shí)采集和處理在現(xiàn)代工業(yè)控制和科學(xué)研究中已成為必不可少的部分，尤其在信號(hào)測(cè)量、圖像處理、音頻信號(hào)處理等一些高速、高精度的測(cè)量中需要對(duì)高性能的數(shù)據(jù)采集技術(shù)。這就為數(shù)據(jù)采集設(shè)備的設(shè)計(jì)提出了兩個(gè)的要求:1)要求接口簡(jiǎn)單靈活且有較高的數(shù)據(jù)傳輸率; 2)由于數(shù)據(jù)量通常都較大，要求主機(jī)能夠?qū)?shù)據(jù)做出快速響應(yīng)，并進(jìn)行實(shí)時(shí)分析、處理。

　　在基于軟件無線電的接收機(jī)架構(gòu)中，數(shù)字下變頻(DDC)技術(shù)起著非常重要的作用，也是軟件無線電的核心技術(shù)之一。數(shù)字下變頻位于模數(shù)轉(zhuǎn)換(ADC)之后，需要處理高速高容量的數(shù)據(jù)，因此難度較大，不容易實(shí)現(xiàn)。針對(duì)數(shù)字下變頻中的這一實(shí)際問題以及數(shù)據(jù)采集設(shè)備的兩個(gè)要求，本報(bào)告采用了一種基于FPGA與USB 2.0的數(shù)據(jù)采集與實(shí)時(shí)傳輸方案。

　　本文所研究的基于Spartan-6的高速數(shù)據(jù)采集、處理和實(shí)時(shí)傳輸系統(tǒng)，就是實(shí)現(xiàn)將寬帶中頻數(shù)字接收機(jī)輸出的高速正交IQ數(shù)據(jù)傳輸給FPGA去實(shí)現(xiàn)軟件無線電的后續(xù)信號(hào)處理算法。利用Cypress的EZ-USB FX2高速數(shù)據(jù)傳輸方案實(shí)現(xiàn)將基帶數(shù)據(jù)或者經(jīng)FPGA處理后輸出的數(shù)據(jù)進(jìn)行傳輸，并利用上位機(jī)軟件進(jìn)行上位機(jī)存儲(chǔ)和顯示。本文主要從系統(tǒng)的硬件設(shè)計(jì)和軟件設(shè)計(jì)兩個(gè)方面分別對(duì)高速數(shù)據(jù)采集模塊(寬帶中頻數(shù)字下變頻模塊)、高速數(shù)據(jù)傳輸模塊以及上位機(jī)軟件三個(gè)方面進(jìn)行詳細(xì)介紹。

　　2.系統(tǒng)總體方案設(shè)計(jì)

　　整個(gè)系統(tǒng)分成3個(gè)子模塊，分別是：(1)高速數(shù)據(jù)采集模塊(寬帶中頻數(shù)字下變頻模塊);(2)高速數(shù)據(jù)實(shí)時(shí)處理和傳輸模塊;(3)上位機(jī)軟件模塊。整個(gè)系統(tǒng)框圖如圖1所示：

　　其中高速數(shù)據(jù)采集模塊與EZ-USB高速數(shù)據(jù)處理和傳輸模塊分別由對(duì)應(yīng)的硬件電路和軟件組成。上位機(jī)軟件模塊主要是利用Microsoft Visual2008軟件利用MFC進(jìn)行開發(fā)。系統(tǒng)整體硬件框圖如圖2所示：

　　系統(tǒng)整體工作原理：首先高速數(shù)據(jù)采集模塊對(duì)70MHz中頻模擬信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換，采樣速率為60MHz(基于帶通采樣定理)，然后利用Atmel公司的高性能微控制器Atmega16A作為控制單元以異步控制方式對(duì)專用數(shù)字下變頻進(jìn)行設(shè)置和編程，實(shí)現(xiàn)將中心為70MHz的數(shù)字中頻信號(hào)搬移到數(shù)字基帶，基帶數(shù)據(jù)速率仍然為60MHz，因此需要對(duì)高速的數(shù)字基帶信號(hào)進(jìn)行抽取和濾波得到低速的數(shù)字基帶信號(hào)，抽取倍數(shù)可通過編程設(shè)置，抽取倍數(shù)越大得到的數(shù)字基帶信號(hào)速率就越小，低速的數(shù)據(jù)基帶信號(hào)再傳輸給FPGA實(shí)現(xiàn)基帶數(shù)據(jù)的碼元恢復(fù)，得到原始信息。EZ-USB既可以對(duì)數(shù)字基帶信號(hào)數(shù)據(jù)進(jìn)行實(shí)時(shí)數(shù)據(jù)采集和傳輸也可以對(duì)FPGA輸出的原始碼元信息進(jìn)行傳輸，最后通過USB2.0接口將這些數(shù)據(jù)傳輸?shù)缴衔粰C(jī)進(jìn)行數(shù)據(jù)實(shí)時(shí)存儲(chǔ)和顯示。

　　3.高速數(shù)據(jù)采集模塊(寬帶中頻數(shù)字下變頻模塊)

　　傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)往往采用單片機(jī)或數(shù)字信號(hào)處理器(DSP)作為控制器,控制模/數(shù)轉(zhuǎn)換器(ADC)、存儲(chǔ)器和其他外圍電路的工作。但由于單片機(jī)本身的指令周期以及處理速度的影響,其時(shí)鐘頻率較低,各種功能都要靠軟件的運(yùn)行來實(shí)現(xiàn),軟件運(yùn)行時(shí)間在整個(gè)采樣時(shí)間中占有很大的比例,效率較低,很難滿足系統(tǒng)對(duì)數(shù)據(jù)采集系統(tǒng)實(shí)時(shí)性和同步性的要求。基于DSP的數(shù)據(jù)采集系統(tǒng),雖然處理速度快,但成本較高,過于頻繁的中斷會(huì)使CPU的效率降低,響應(yīng)速度變差。近年來，基于FPGA的數(shù)據(jù)采集方案逐漸成為一種具有特殊優(yōu)勢(shì)的一種方案，其中最主要的一個(gè)優(yōu)點(diǎn)就是可以實(shí)現(xiàn)對(duì)數(shù)據(jù)的并行處理。另外還具有開發(fā)周期短,集成度高,功耗低,工作頻率高,設(shè)計(jì)費(fèi)用低,編程配置靈活等一系列優(yōu)點(diǎn)。

　　本報(bào)告中采用的高速數(shù)據(jù)采集與實(shí)時(shí)傳輸方案，主要包括以下幾個(gè)部分：1)高速數(shù)據(jù)采集以及數(shù)字下變頻處理部分;(2).高速數(shù)據(jù)傳輸部分;(3).上位機(jī)數(shù)據(jù)采集控制部分。系統(tǒng)首先將外部真實(shí)世界的模擬信號(hào)進(jìn)行數(shù)字化，然后將模數(shù)轉(zhuǎn)換器的高速數(shù)字信號(hào)進(jìn)行數(shù)據(jù)緩沖，然后將緩沖數(shù)據(jù)經(jīng)過數(shù)字下變頻處理后傳輸給FPGA，采用FPGA控制CY7C68013A實(shí)現(xiàn)高速數(shù)據(jù)實(shí)時(shí)傳輸與存儲(chǔ)，并進(jìn)行顯示。

　　3.1 高速數(shù)據(jù)采集及數(shù)字下變頻處理部分硬件設(shè)計(jì)

　　高速數(shù)據(jù)采集及數(shù)字下變頻模塊是利用ADI的高速模數(shù)轉(zhuǎn)換器AD6640按照奈奎斯特帶通采用定理進(jìn)行數(shù)據(jù)采集(本報(bào)告中選擇的采樣速率為60MHz)，然后將60MHz的數(shù)字中頻信號(hào)傳輸給專用數(shù)字下變頻器件AD6620(也可以利用FPGA實(shí)現(xiàn)數(shù)字下變頻以及信號(hào)抽取濾波等)進(jìn)行數(shù)字下變頻和抽取濾波等處理。

　　高速數(shù)據(jù)采集(主要是采集70MHz的中頻模擬信號(hào))及數(shù)字下變頻(將70MHz中頻搬移到數(shù)字基帶)處理部分的硬件設(shè)計(jì)方案如下圖1所示：

　　在該部分的硬件設(shè)計(jì)中：1)ADC采用的是ADI公司的高性能AD6640來實(shí)現(xiàn)對(duì)數(shù)據(jù)的高速采集。AD6640具有如下優(yōu)點(diǎn)：12位的采樣精度，具有65MSPS最小采樣率，在25MHz帶寬上具有高達(dá)80

的無雜散動(dòng)態(tài)范圍(SFDR)，中頻采樣率可達(dá)70MSPS, 功率消耗大約710mW，采用采用5V單電源供電，片上自帶T/R和參考電壓，數(shù)據(jù)以二進(jìn)制補(bǔ)碼形式輸出，CMOS輸出電平兼容3.3V和5V。2)下變頻部分，采用的是美國(guó)ADI公司的中頻數(shù)字接收機(jī)專用數(shù)字信號(hào)處理器AD6620。它的內(nèi)部集成了NCO(數(shù)控晶體振蕩器)、數(shù)字混頻器、二階級(jí)聯(lián)積分梳妝濾波器(CIC2)、五階級(jí)聯(lián)積分梳妝濾波器(CIC5)、系數(shù)可編程的抽取濾波器(RCF)等。3)控制部分，選用了Xilinx公司的Spartan 6芯片來進(jìn)行采集控制、數(shù)據(jù)緩沖、數(shù)據(jù)處理、數(shù)據(jù)傳輸控制及通信等。

　　3.2 高速數(shù)據(jù)采集及下變頻處理部分軟件設(shè)計(jì)

　　寬帶中頻數(shù)字下變頻器件AD6620內(nèi)部主要由以下單元組成：頻率變換單元、二階固定系數(shù)級(jí)聯(lián)積分梳狀濾波器(CIC2)單元、五階固定系數(shù)級(jí)聯(lián)積分梳狀濾波器(CIC5)單元以及一個(gè)可變系數(shù)的RAM系數(shù)抽取濾波器(RCF)單元。其中頻率變換模塊實(shí)現(xiàn)中頻到數(shù)字基帶的下變頻，CIC2單元和CIC5單元是完成采樣速率的抽取功能，通過設(shè)置不同的抽取倍數(shù)可得到不同速率的基帶信號(hào)，而可變系數(shù)的 RCF單元?jiǎng)t是將抽取后的信號(hào)進(jìn)行整形濾波處理，使得濾波器的通帶紋波、過渡帶帶寬以及阻帶衰減等設(shè)計(jì)參數(shù)設(shè)計(jì)的更優(yōu)化。

　　下面分別對(duì)頻率轉(zhuǎn)換單元、CIC2和CIC5濾波器單元以及可變系數(shù)RCF濾波器單元分別進(jìn)行編程介紹。

　　3.2.1頻率變換單元編程設(shè)置

　　頻率變換單元主要是利用片內(nèi)集成的數(shù)控晶體振蕩器(NCO)來產(chǎn)生一組正交的數(shù)字本振信號(hào)。NCO模塊的目標(biāo)就是產(chǎn)生理想的正弦波和余弦波，以便與高速模數(shù)轉(zhuǎn)換器件AD6640傳輸?shù)闹蓄l實(shí)信號(hào)進(jìn)行頻率轉(zhuǎn)換，把中頻信號(hào)的頻譜搬移到數(shù)字基帶。NCO模塊產(chǎn)生的正交數(shù)字本振信號(hào)頻率是通過式來計(jì)算：

　　(式 1)

　　其中，為NCO模塊的本振頻率，為相應(yīng)通道IF信號(hào)輸入的頻率，在本文中為70Mhz，為采樣頻率，本文中應(yīng)為56MHz，實(shí)際為60MHz，

根據(jù)式可計(jì)算得到的值為：0010 1010 1010 1010 1010 1010 1010 1010共32位二進(jìn)制數(shù)，那么通過FPGA向地址為0x303的地址寫入上述32bit的二進(jìn)制數(shù)。

　　3.2.2 固定系數(shù)CIC濾波器設(shè)計(jì)及其編程

　　二階和五階級(jí)聯(lián)積分梳狀濾波器都是固定系數(shù)的抽取濾波器。CIC2處理的信號(hào)時(shí)頻率變換后輸出的I、Q兩路數(shù)字基帶信號(hào)，

均為60MHz，為了減輕后續(xù)處理器的處理難度，需要利用CIC2和CIC5抽取濾波器進(jìn)行合理抽取濾波，經(jīng)CIC2抽取濾波后的信號(hào)頻率為式所示：

(式 1)

　　其中，為經(jīng)過抽取系數(shù)抽取濾波降速后的信號(hào)頻率?？赏ㄟ^微控制器對(duì)CIC2濾波器抽取系數(shù)進(jìn)行編程，取值范圍為2~6中得某一個(gè)整數(shù)值。第一級(jí)的抽取系數(shù)取值越大相應(yīng)的整個(gè)芯片功耗就越低。CIC2濾波器的增益和通帶衰減計(jì)算公式如式2和式3所示：

(式 2)

(式 3)

　　其中，為CIC2濾波器增益衰減因子，取值范圍為0~6之間的整數(shù)值。為了獲得最優(yōu)的動(dòng)態(tài)范圍需要將設(shè)置為最小值，但是要注意防止出現(xiàn)溢出。

為輸入信號(hào)的電平。

　　CIC2濾波器的離散和連續(xù)頻率響應(yīng)公式分別如式4和5所示：

(式 4)

(式 5)

　　相應(yīng)的CIC5濾波器和CIC2濾波器的功能是一致的，也是實(shí)現(xiàn)抽取和濾波，CIC5濾波器是對(duì)CIC2這一級(jí)處理后的信號(hào)再一次抽取。下面利用ADI公司的SoftCell濾波器設(shè)計(jì)軟件，設(shè)計(jì)CIC2、CIC5、RCF濾波器，以便獲得相應(yīng)濾波器參數(shù)，進(jìn)行因?yàn)閷?duì)于70MHz中頻信號(hào)而言，依據(jù)射頻帶通采樣定理，可以確定帶通采樣率為56MSPS就可以滿足要求，但是為了增大信噪比的性能可將降采樣率設(shè)成60MHz，輸出頻率為0.4MSPS，那么抽取倍數(shù)為140。打開濾波器設(shè)計(jì)軟件后的界面如圖3所示：

在軟件的PortSelect菜單中選擇AD6620作為設(shè)計(jì)的對(duì)象，然后在面板的左中間位置輸入信號(hào)頻率60MHz，以及抽取濾波后的輸出頻率0.4MHz，在Passband這個(gè)地方輸入通帶帶寬4MHz，通帶紋波設(shè)置為0.18，另外在Stopband這個(gè)地方設(shè)置阻帶頻率為4.5MHz，衰減為60dB，在5MHz這個(gè)頻率點(diǎn)，設(shè)置衰減為80dB。然后點(diǎn)擊compute按鈕后就可以計(jì)算得到設(shè)計(jì)好的濾波器頻率相應(yīng)以及相應(yīng)的各級(jí)濾波器系數(shù)和RCF濾波器的抽頭數(shù)。設(shè)計(jì)完成后CIC2以及CIC5以及RCF濾波器系數(shù)可能有多種組合，這種情況下可以對(duì)比分析濾波器的響應(yīng)，選