基于Spartan-6的高速數(shù)據(jù)采集、處理和實時傳輸研究

　　1.前言

　　隨著信息技術的飛速發(fā)展，各種數(shù)據(jù)的實時采集和處理在現(xiàn)代工業(yè)控制和科學研究中已成為必不可少的部分，尤其在信號測量、圖像處理、音頻信號處理等一些高速、高精度的測量中需要對高性能的數(shù)據(jù)采集技術。這就為數(shù)據(jù)采集設備的設計提出了兩個的要求:1)要求接口簡單靈活且有較高的數(shù)據(jù)傳輸率; 2)由于數(shù)據(jù)量通常都較大，要求主機能夠對數(shù)據(jù)做出快速響應，并進行實時分析、處理。

　　在基于軟件無線電的接收機架構中，數(shù)字下變頻(DDC)技術起著非常重要的作用，也是軟件無線電的核心技術之一。數(shù)字下變頻位于模數(shù)轉換(ADC)之后，需要處理高速高容量的數(shù)據(jù)，因此難度較大，不容易實現(xiàn)。針對數(shù)字下變頻中的這一實際問題以及數(shù)據(jù)采集設備的兩個要求，本報告采用了一種基于FPGA與USB 2.0的數(shù)據(jù)采集與實時傳輸方案。

　　本文所研究的基于Spartan-6的高速數(shù)據(jù)采集、處理和實時傳輸系統(tǒng)，就是實現(xiàn)將寬帶中頻數(shù)字接收機輸出的高速正交IQ數(shù)據(jù)傳輸給FPGA去實現(xiàn)軟件無線電的后續(xù)信號處理算法。利用Cypress的EZ-USB FX2高速數(shù)據(jù)傳輸方案實現(xiàn)將基帶數(shù)據(jù)或者經(jīng)FPGA處理后輸出的數(shù)據(jù)進行傳輸，并利用上位機軟件進行上位機存儲和顯示。本文主要從系統(tǒng)的硬件設計和軟件設計兩個方面分別對高速數(shù)據(jù)采集模塊(寬帶中頻數(shù)字下變頻模塊)、高速數(shù)據(jù)傳輸模塊以及上位機軟件三個方面進行詳細介紹。

　　2.系統(tǒng)總體方案設計

　　整個系統(tǒng)分成3個子模塊，分別是：(1)高速數(shù)據(jù)采集模塊(寬帶中頻數(shù)字下變頻模塊);(2)高速數(shù)據(jù)實時處理和傳輸模塊;(3)上位機軟件模塊。整個系統(tǒng)框圖如圖1所示：

　　其中高速數(shù)據(jù)采集模塊與EZ-USB高速數(shù)據(jù)處理和傳輸模塊分別由對應的硬件電路和軟件組成。上位機軟件模塊主要是利用Microsoft Visual2008軟件利用MFC進行開發(fā)。系統(tǒng)整體硬件框圖如圖2所示：

　　系統(tǒng)整體工作原理：首先高速數(shù)據(jù)采集模塊對70MHz中頻模擬信號進行模數(shù)轉換，采樣速率為60MHz(基于帶通采樣定理)，然后利用Atmel公司的高性能微控制器Atmega16A作為控制單元以異步控制方式對專用數(shù)字下變頻進行設置和編程，實現(xiàn)將中心為70MHz的數(shù)字中頻信號搬移到數(shù)字基帶，基帶數(shù)據(jù)速率仍然為60MHz，因此需要對高速的數(shù)字基帶信號進行抽取和濾波得到低速的數(shù)字基帶信號，抽取倍數(shù)可通過編程設置，抽取倍數(shù)越大得到的數(shù)字基帶信號速率就越小，低速的數(shù)據(jù)基帶信號再傳輸給FPGA實現(xiàn)基帶數(shù)據(jù)的碼元恢復，得到原始信息。EZ-USB既可以對數(shù)字基帶信號數(shù)據(jù)進行實時數(shù)據(jù)采集和傳輸也可以對FPGA輸出的原始碼元信息進行傳輸，最后通過USB2.0接口將這些數(shù)據(jù)傳輸?shù)缴衔粰C進行數(shù)據(jù)實時存儲和顯示。

　　3.高速數(shù)據(jù)采集模塊(寬帶中頻數(shù)字下變頻模塊)

　　傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)往往采用單片機或數(shù)字信號處理器(DSP)作為控制器,控制模/數(shù)轉換器(ADC)、存儲器和其他外圍電路的工作。但由于單片機本身的指令周期以及處理速度的影響,其時鐘頻率較低,各種功能都要靠軟件的運行來實現(xiàn),軟件運行時間在整個采樣時間中占有很大的比例,效率較低,很難滿足系統(tǒng)對數(shù)據(jù)采集系統(tǒng)實時性和同步性的要求。基于DSP的數(shù)據(jù)采集系統(tǒng),雖然處理速度快,但成本較高,過于頻繁的中斷會使CPU的效率降低,響應速度變差。近年來，基于FPGA的數(shù)據(jù)采集方案逐漸成為一種具有特殊優(yōu)勢的一種方案，其中最主要的一個優(yōu)點就是可以實現(xiàn)對數(shù)據(jù)的并行處理。另外還具有開發(fā)周期短,集成度高,功耗低,工作頻率高,設計費用低,編程配置靈活等一系列優(yōu)點。

　　本報告中采用的高速數(shù)據(jù)采集與實時傳輸方案，主要包括以下幾個部分：1)高速數(shù)據(jù)采集以及數(shù)字下變頻處理部分;(2).高速數(shù)據(jù)傳輸部分;(3).上位機數(shù)據(jù)采集控制部分。系統(tǒng)首先將外部真實世界的模擬信號進行數(shù)字化，然后將模數(shù)轉換器的高速數(shù)字信號進行數(shù)據(jù)緩沖，然后將緩沖數(shù)據(jù)經(jīng)過數(shù)字下變頻處理后傳輸給FPGA，采用FPGA控制CY7C68013A實現(xiàn)高速數(shù)據(jù)實時傳輸與存儲，并進行顯示。

　　3.1 高速數(shù)據(jù)采集及數(shù)字下變頻處理部分硬件設計

　　高速數(shù)據(jù)采集及數(shù)字下變頻模塊是利用ADI的高速模數(shù)轉換器AD6640按照奈奎斯特帶通采用定理進行數(shù)據(jù)采集(本報告中選擇的采樣速率為60MHz)，然后將60MHz的數(shù)字中頻信號傳輸給專用數(shù)字下變頻器件AD6620(也可以利用FPGA實現(xiàn)數(shù)字下變頻以及信號抽取濾波等)進行數(shù)字下變頻和抽取濾波等處理。

　　高速數(shù)據(jù)采集(主要是采集70MHz的中頻模擬信號)及數(shù)字下變頻(將70MHz中頻搬移到數(shù)字基帶)處理部分的硬件設計方案如下圖1所示：

　　在該部分的硬件設計中：1)ADC采用的是ADI公司的高性能AD6640來實現(xiàn)對數(shù)據(jù)的高速采集。AD6640具有如下優(yōu)點：12位的采樣精度，具有65MSPS最小采樣率，在25MHz帶寬上具有高達80

的無雜散動態(tài)范圍(SFDR)，中頻采樣率可達70MSPS, 功率消耗大約710mW，采用采用5V單電源供電，片上自帶T/R和參考電壓，數(shù)據(jù)以二進制補碼形式輸出，CMOS輸出電平兼容3.3V和5V。2)下變頻部分，采用的是美國ADI公司的中頻數(shù)字接收機專用數(shù)字信號處理器AD6620。它的內(nèi)部集成了NCO(數(shù)控晶體振蕩器)、數(shù)字混頻器、二階級聯(lián)積分梳妝濾波器(CIC2)、五階級聯(lián)積分梳妝濾波器(CIC5)、系數(shù)可編程的抽取濾波器(RCF)等。3)控制部分，選用了Xilinx公司的Spartan 6芯片來進行采集控制、數(shù)據(jù)緩沖、數(shù)據(jù)處理、數(shù)據(jù)傳輸控制及通信等。

　　3.2 高速數(shù)據(jù)采集及下變頻處理部分軟件設計

　　寬帶中頻數(shù)字下變頻器件AD6620內(nèi)部主要由以下單元組成：頻率變換單元、二階固定系數(shù)級聯(lián)積分梳狀濾波器(CIC2)單元、五階固定系數(shù)級聯(lián)積分梳狀濾波器(CIC5)單元以及一個可變系數(shù)的RAM系數(shù)抽取濾波器(RCF)單元。其中頻率變換模塊實現(xiàn)中頻到數(shù)字基帶的下變頻，CIC2單元和CIC5單元是完成采樣速率的抽取功能，通過設置不同的抽取倍數(shù)可得到不同速率的基帶信號，而可變系數(shù)的 RCF單元則是將抽取后的信號進行整形濾波處理，使得濾波器的通帶紋波、過渡帶帶寬以及阻帶衰減等設計參數(shù)設計的更優(yōu)化。

　　下面分別對頻率轉換單元、CIC2和CIC5濾波器單元以及可變系數(shù)RCF濾波器單元分別進行編程介紹。

　　3.2.1頻率變換單元編程設置

　　頻率變換單元主要是利用片內(nèi)集成的數(shù)控晶體振蕩器(NCO)來產(chǎn)生一組正交的數(shù)字本振信號。NCO模塊的目標就是產(chǎn)生理想的正弦波和余弦波，以便與高速模數(shù)轉換器件AD6640傳輸?shù)闹蓄l實信號進行頻率轉換，把中頻信號的頻譜搬移到數(shù)字基帶。NCO模塊產(chǎn)生的正交數(shù)字本振信號頻率是通過式來計算：

　　(式 1)

　　其中，為NCO模塊的本振頻率，為相應通道IF信號輸入的頻率，在本文中為70Mhz，為采樣頻率，本文中應為56MHz，實際為60MHz，

根據(jù)式可計算得到的值為：0010 1010 1010 1010 1010 1010 1010 1010共32位二進制數(shù)，那么通過FPGA向地址為0x303的地址寫入上述32bit的二進制數(shù)。

　　3.2.2 固定系數(shù)CIC濾波器設計及其編程

　　二階和五階級聯(lián)積分梳狀濾波器都是固定系數(shù)的抽取濾波器。CIC2處理的信號時頻率變換后輸出的I、Q兩路數(shù)字基帶信號，

均為60MHz，為了減輕后續(xù)處理器的處理難度，需要利用CIC2和CIC5抽取濾波器進行合理抽取濾波，經(jīng)CIC2抽取濾波后的信號頻率為式所示：

(式 1)

　　其中，為經(jīng)過抽取系數(shù)抽取濾波降速后的信號頻率。可通過微控制器對CIC2濾波器抽取系數(shù)進行編程，取值范圍為2~6中得某一個整數(shù)值。第一級的抽取系數(shù)取值越大相應的整個芯片功耗就越低。CIC2濾波器的增益和通帶衰減計算公式如式2和式3所示：

(式 2)

(式 3)

　　其中，為CIC2濾波器增益衰減因子，取值范圍為0~6之間的整數(shù)值。為了獲得最優(yōu)的動態(tài)范圍需要將設置為最小值，但是要注意防止出現(xiàn)溢出。

為輸入信號的電平。

　　CIC2濾波器的離散和連續(xù)頻率響應公式分別如式4和5所示：

(式 4)

(式 5)

　　相應的CIC5濾波器和CIC2濾波器的功能是一致的，也是實現(xiàn)抽取和濾波，CIC5濾波器是對CIC2這一級處理后的信號再一次抽取。下面利用ADI公司的SoftCell濾波器設計軟件，設計CIC2、CIC5、RCF濾波器，以便獲得相應濾波器參數(shù)，進行因為對于70MHz中頻信號而言，依據(jù)射頻帶通采樣定理，可以確定帶通采樣率為56MSPS就可以滿足要求，但是為了增大信噪比的性能可將降采樣率設成60MHz，輸出頻率為0.4MSPS，那么抽取倍數(shù)為140。打開濾波器設計軟件后的界面如圖3所示：

在軟件的PortSelect菜單中選擇AD6620作為設計的對象，然后在面板的左中間位置輸入信號頻率60MHz，以及抽取濾波后的輸出頻率0.4MHz，在Passband這個地方輸入通帶帶寬4MHz，通帶紋波設置為0.18，另外在Stopband這個地方設置阻帶頻率為4.5MHz，衰減為60dB，在5MHz這個頻率點，設置衰減為80dB。然后點擊compute按鈕后就可以計算得到設計好的濾波器頻率相應以及相應的各級濾波器系數(shù)和RCF濾波器的抽頭數(shù)。設計完成后CIC2以及CIC5以及RCF濾波器系數(shù)可能有多種組合，這種情況下可以對比分析濾波器的響應，選