IC設(shè)計(jì)中天線效應(yīng)以及其抑制方案探討

　　如同摩爾定律所述，數(shù)十年來，晶片的密度和速度正呈指數(shù)級(jí)成長。眾所周知，這種高速成長的趨勢(shì)總有一天會(huì)結(jié)束，只是不知道當(dāng)這一刻來臨時(shí)，晶片的密度和性能到底能達(dá)到何種程度。隨著技術(shù)的發(fā)展，晶片密度不斷增加，而閘級(jí)氧化層寬度不斷減少，超大規(guī)模積體電路（VLSI）中常見的多種效應(yīng)變得原來越重要且難以控制，天線效應(yīng)便是其中之一。在過去的二十年中，半導(dǎo)體技術(shù)得以迅速發(fā)展，催生出更小規(guī)格、更高封裝密度、更高速電路、更低功耗的產(chǎn)品。本文將討論天線效應(yīng)以及減少天線效應(yīng)的解決方案。

　　天線效應(yīng)

　　天線效應(yīng)或電漿導(dǎo)致閘氧損害是指在MOS晶片制程中，可能發(fā)生潛在影響產(chǎn)品良率與可靠性的效應(yīng)。目前，微影制程采用‘電漿蝕刻’法（或‘干式蝕刻’）制造晶片。電漿是一種用于蝕刻的離子化/活性氣體。它可進(jìn)行超級(jí)模式控制（更鋒利邊緣/更少咬邊），并實(shí)現(xiàn)多種在傳統(tǒng)蝕刻中無法實(shí)現(xiàn)的化學(xué)反應(yīng)。但凡事都有兩面性，它還帶來一些副作用，其中之一就是充電損害。

圖1：電漿蝕刻過程中的天線效應(yīng)。

　　電漿充電損害是指在電漿處理過程中，在MOSFET閘級(jí)氧化層上發(fā)生非預(yù)期的高場應(yīng)力。在電漿蝕刻過程中，大量電荷聚集在多晶矽和金屬表面。透過電容器耦合，在閘級(jí)氧化層中會(huì)形成較大電場，導(dǎo)致產(chǎn)生可能損害氧化層并改變?cè)O(shè)備閥值電壓（VT）的應(yīng)力。如下圖所示，被聚集的靜電荷被傳輸?shù)介l極中，透過閘級(jí)氧化層，被電流穿隧中和。

　　顯而易見地，暴露在電漿面前的導(dǎo)體面積非常重要，它決定靜電荷聚集率和穿隧電流的大小。這就是所謂的‘天線效應(yīng)’。閘極的導(dǎo)體與氧化層的面積比就是天線比率。一般來說，天線比率可看做是一種電流放大器，可放大閘級(jí)氧化層穿隧電流的密度。對(duì)于特定的天線比率來說，電漿密度越高，穿隧電流越大，也意味著更高的損害。

　　電漿制造包括3種程序。在導(dǎo)體層模式蝕刻過程中，累積電荷量與周長成正比。而在灰化過程，累積電荷量與面積呈正比。此外，接觸蝕刻過程，累積電荷量與通過區(qū)域的面積成正比。

　　天線比率（AR）的傳統(tǒng)定義是指‘天線’導(dǎo)體的面積與所相連的閘級(jí)氧化層面積的比率。傳統(tǒng)理論認(rèn)為，天線效應(yīng)降低程度與天線比率成正比（每個(gè)金屬層的充電效果是相同的）。然而，天線比率實(shí)際上并不取決于天線效應(yīng)，還需要考慮布局的問題。

　　布局對(duì)充電損害的影響

　　充電損害的程度是一個(gè)幾何函數(shù)，與極密閘線天線相關(guān)。但是由于蝕刻率差異反映出的蝕刻延遲、電漿灰化、氧化沈積以及電漿誘導(dǎo)損害（PID）等原因，使得充電損害更容易受到電子遮罩效應(yīng)的影響。

　　因此，天線效應(yīng)的新模式需要考慮蝕刻時(shí)間的因素，如公式1。而通過插入二極體或橋接（布線）控制天線效應(yīng)，更能有效預(yù)測天線效應(yīng)，如公式2所示。

　　AR= Q/A_Gate ………公式1

　　其中， Q指在蝕刻期間，向閘級(jí)氧化層注入的總累積電荷。

　　v_g=v_（g_max ）+αJ/C 2π/（ω） （（P+p））/（（A+αa）） ………公式2

　　A為導(dǎo)電層面積，電漿電流密度J下的電容器容量為C

　　a為閘極面積，電漿電流密度J下的電容器容量為a

　　α為電容器比

　　P為天線電容器的周長

　　p為閘電容器的周長

　　ω為電漿電源的角頻率

　　根據(jù)基于PID的新模式，PID并未取決于AR，但天線電容器與閘極電容器的比例可作為PID的良好指標(biāo)。PID取決于電漿電源的頻率，當(dāng)氧化層<4nm，PID將對(duì)應(yīng)力電流變得不敏感。在不增加J的情況下，增加閘極的介電常數(shù)，可增加PID。　　減少天線效應(yīng)的設(shè)計(jì)解決方案

　　透過幾種設(shè)計(jì)解決方案，就能降低晶片的天線效應(yīng)。如跳線法，透過插入跳線斷開存在天線效應(yīng)的天線，并布線到上一層金屬層，直到最后的金屬層被蝕刻，所有被蝕刻的金屬才與閘相連。

　　虛擬電晶體則在添加額外閘會(huì)減少電容器比，PFET比NFET更敏感，但會(huì)產(chǎn)生反向天線效應(yīng)的問題。添加嵌入式保護(hù)二極體的方法是將反向偏置二極體與電晶體中的閘相連接（在電路正常執(zhí)行期間，二極體不會(huì)影響功能）。此外，在布局和布線后插入二極體，這種方法僅將二極體連接到受到天線效應(yīng)的金屬層。

　　一個(gè)二極體可保護(hù)連接到相同輸出埠的所有輸入埠。消除天線效應(yīng)最重要的兩個(gè)方法便是跳線法和插入二極體。接下來，我們將詳細(xì)討論這兩種方法。跳線法是因應(yīng)天線效應(yīng)最有效的方法。插入二極體可解決其他天線問題。

圖3：跳線法減少天線效應(yīng)示意圖。

　　跳線法

　　跳線是斷開存在天線效應(yīng)的金屬層，透過過孔連接到其它金屬層，最后再回到目前層。如下圖所示，跳線法將很長的天線分成若干短天線，減少連接到閘輸入的纜線面積，因而減少聚集電荷。

　　值得注意的是，跳線的放置位置十分重要。必須把跳線放置在可減少布線長度的位置。如圖所示，在兩張圖片中，輸入和輸出接腳間都有同樣長度的間距，只是跳線位置稍有不同。第一張圖的電路沒有受到天線效應(yīng)的影響，而第二張圖中的電路卻受到了天線效應(yīng)的影響。

　　透過這個(gè)例子可以很明顯的看出，使用跳線（又叫做‘橋接’）可避免天線效應(yīng)。跳線即斷開存在天線效應(yīng)的金屬層，透過過孔將靜電荷傳送到更高一層的金屬層，然后再回到目前層。在金屬化的過程中，除了在最高一層上，接腳與很小的纜線面積相連接，避免該層以下的任何天線問題的發(fā)生。　　插入二極體

　　如圖所示，在邏輯閘輸入接腳旁邊插入二極體，可為底層電路提供一個(gè)電荷泄放路徑，因此累積電荷就無法對(duì)電晶體閘構(gòu)成威脅。使用二極體可為通過基板聚集在金屬層上的額外離子提供電荷泄放路徑。

圖4：在閘周圍插入跳線。

　　然而，插入二極體會(huì)增加邏輯閘的輸入負(fù)載，因而增大電路單元面積并影響時(shí)序。此外，空間狹小的地方不適合插入二極體。

　　總結(jié)

　　在晶片的制造過程中，由于金屬層暴露在外，導(dǎo)致其上聚集許多靜電電荷。電荷的數(shù)量取決于很多原因，從天線的角度來說，電荷的數(shù)量取決于金屬的暴露面積。金屬暴露的面積越大，聚集的電荷就越多。基板位于底部并與制造設(shè)元件連接，因此在閘級(jí)氧化層產(chǎn)生一個(gè)電壓梯度。當(dāng)這個(gè)梯度變得足夠大時(shí)，它將通過爆炸性放電（即‘閃電’）來釋放。這個(gè)問題對(duì)小型技術(shù)領(lǐng)域產(chǎn)生非常大的影響，因?yàn)殡姾煞烹娝鶐淼膿p害可能波及整個(gè)閘極。

　　由于表達(dá)天線比率方法并不統(tǒng)一，因此對(duì)于每項(xiàng)制程技術(shù)而言，天線規(guī)則檢查都不同。在需要受到保護(hù)的閘極旁邊插入反向偏置二極體，可避免電路遭受天線效應(yīng)。在晶片正常執(zhí)行期間，反向偏置二極體可防止電子在電路與二極體間流動(dòng)，并防止電子流向晶片基板。

　　然而在制造過程中，電路上的電荷會(huì)聚集在某一點(diǎn)上，在這一點(diǎn)上電壓會(huì)超過其承受限度──電壓高于電路正常執(zhí)行的電壓，但低于閘極中可預(yù)期的靜電放電電壓。當(dāng)這種情況發(fā)生時(shí)，二極體允許電子從電路中流向基板，因此緩解電路中累積的電荷。這是一個(gè)非破壞性過程，并且在制造過程中，電路可透過二極體進(jìn)行多次放電。

　　另一個(gè)避免遭受天線效應(yīng)的方法是透過改變金屬層對(duì)天線進(jìn)行‘切割’（即‘跳線法’）。當(dāng)該金屬層被制造后，一側(cè)的大片金屬層不再電連接到閘極，因此不會(huì)產(chǎn)生天線效應(yīng)。當(dāng)通過更高級(jí)金屬‘橋接’進(jìn)行連接時(shí)，導(dǎo)體表面不再暴露在外，因此不會(huì)收集游離電荷，因而避免了天線效應(yīng)。