信號完整性分析基礎(chǔ)系列之九--時鐘的抖動測量與分析
加入技術(shù)交流群
時鐘抖動的分類與定義
時鐘抖動通常分為時間間隔誤差（Time Interval Error，簡稱TIE），周期抖動（Period Jitter）和相鄰周期抖動（cycle to cycle jitter）三種抖動。
TIE又稱為phase jitter，是信號在電平轉(zhuǎn)換時，其邊沿與理想時間位置的偏移量。理想時間位置可以從待測試時鐘中恢復(fù)，或來自于其他參考時鐘。Period Jitter是多個周期內(nèi)對時鐘周期的變化進行統(tǒng)計與測量的結(jié)果。Cycle to cycle jitter是時鐘相鄰周期的周期差值進行統(tǒng)計與測量的結(jié)果。
對于每一種時鐘抖動進行統(tǒng)計和測量，可以得到其抖動的峰峰值和RMS值（有效值），峰峰值是所有樣本中的抖動的最大值減去最小值，而RMS值是所有樣本統(tǒng)計后的標準偏差。如下圖1為某100M時鐘的TIE、Period Jitter、Cycle to Cycle jitter的峰峰值和RMS值的計算方法。
圖1：三種時鐘抖動的計算方法時鐘抖動的應(yīng)用范圍
在三種時鐘抖動中，在不同的應(yīng)用范圍需要重點測量與分析某類時鐘抖動。TIE抖動是最常用的抖動指標，在很多芯片的數(shù)據(jù)手冊上通常都規(guī)定了時鐘TIE抖動的要求。對于串行收發(fā)器的參考時鐘，通常測量其TIE抖動。如下圖2所示，在2.5Gbps的串行收發(fā)器芯片的發(fā)送端，參考時鐘為100MHz，鎖相環(huán)25倍頻到2.5GHz后，為Serializer（并行轉(zhuǎn)串行電路）提供時鐘。當參考時鐘抖動減小時，TX輸出的串行數(shù)據(jù)的抖動隨之減小，因此，需要測量該參考時鐘的TIE抖動。另外，用于射頻電路的時鐘通常也需測量其TIE抖動（相位抖動）。
在并行總線系統(tǒng)中，通常重點關(guān)注period jitter和cycle to cycle jitter。比如在共同時鐘總線（common clock bus）中（如圖3所示），完整的數(shù)據(jù)傳輸需要兩個時鐘脈沖，第一個脈沖用于把數(shù)據(jù)鎖存到發(fā)送芯片的IO Buffer，第二個脈沖將數(shù)據(jù)鎖存到接收芯片中，在一個時鐘周期內(nèi)讓數(shù)據(jù)從發(fā)送端傳送到接收端，當發(fā)送端到接收端傳輸延遲（flight time）過大時，數(shù)據(jù)的建立時間不夠，傳輸延遲過小時，數(shù)據(jù)的保持時間不夠；同理，當這一個時鐘的周期值偏大時，保持時間不夠；周期值偏小時，建立時間不夠?？梢?，時鐘周期的變化直接影響建立保持時間，需要測量period jitter和cycle to cycle jitter。關(guān)于共同時鐘總線的時序分析的詳細講解，請參考Stephen H. Hall、Garrett W. Hall和James A. McCall寫的信號完整性分析書籍：《High-Speed Digital System Design》。
另外一種常見的并行電路－源同步總線（Source Synchronous bus），通常也重點測量period jitter和cycle to cycle jitter。比如DDR2就屬于源同步總線，在Intel DDR2 667/800 JEDEC Specification Addendum規(guī)范中定義了時鐘的抖動測試包括周期抖動和相鄰周期抖動，分別如表格1中tJIT(per)和tJIT(cc)，此外，還需要測量N-Cycle jitter，即N個周期的相鄰周期抖動，比如表格1中tERR(2per)是連續(xù)2個周期的周期值與下2個周期的周期值的時間差，tERR(3per)是3個周期組合的相鄰周期抖動，依此類推。
表1：DDR2-667/800的時鐘抖動要求時鐘抖動的來源和分解
時鐘的抖動可以分為隨機抖動（Random Jitter，簡稱Rj）和固有抖動（Deterministic jitter），隨機抖動的來源為熱噪聲、Shot Noise和Flick Noise，與電子器件和半導(dǎo)體器件的電子和空穴特性有關(guān)，比如ECL工藝的PLL比TTL和CMOS工藝的PLL有更小的隨機抖動；固定抖動的來源為：開關(guān)電源噪聲、串擾、電磁干擾等等，與電路的設(shè)計有關(guān)，可以通過優(yōu)化設(shè)計來改善，比如選擇合適的電源濾波方案、合理的PCB布局和布線。和串行數(shù)據(jù)的抖動分解很相似，時鐘的抖動可以分為Dj和Rj。但不同的是，時鐘的固有抖動中通常只有周期性抖動（Pj），不包括碼間干擾（ISI）。當時鐘的上下邊沿都用來鎖存數(shù)據(jù)時占空比時鐘（DCD）計入固有抖動，否則不算固有抖動。
時鐘抖動測量方法
在上個世紀90年代，抖動的測量方法非常簡單,示波器觸發(fā)到時鐘的一個上升沿，使用余輝模式，測量下一個上升沿余輝在判定電平上（通常為幅度的50％）的水平寬度。測量水平寬度有兩種方法。第一種使用游標測量波形邊沿余輝的寬度，如下圖4所示。由于像素偏差或屏幕分辨率(量化誤差)會降低精度，而且引入了觸發(fā)抖動，所以這種方法誤差較大。
圖4：使用模擬余輝加游標來測量抖動
第二種使用直方圖，對邊沿余輝的水平方向進行直方圖統(tǒng)計，如下圖5所示。測量直方圖的最左邊到最右邊的間距即為抖動的峰峰值（168皮秒）。這種方法的缺點是：引入了示波器的觸發(fā)抖動；一次只測量一個周期，測試效率低，某些出現(xiàn)頻率低的抖動在短時間內(nèi)不能測量到。
評論