EMI測(cè)試那點(diǎn)事——高速數(shù)據(jù)引起的EMI問(wèn)題

該電子設(shè)備為300MHz頻段專用的無(wú)線通信設(shè)備，EMC認(rèn)證沒(méi)有問(wèn)題，但該設(shè)備自身工作并不正常，以前曾用頻譜儀配近場(chǎng)探頭測(cè)試過(guò)，發(fā)現(xiàn)在嵌入式射頻發(fā)射電路板內(nèi)FPGA處有較強(qiáng)的EMI輻射，造成底噪升高，使得該通信設(shè)備發(fā)射信號(hào)信噪比降低，影響通信質(zhì)量。多次整改設(shè)計(jì)方案，效果不明顯。

實(shí)測(cè)過(guò)程：

既然客戶已經(jīng)測(cè)試過(guò)EMI，我們首先用MDO進(jìn)行驗(yàn)證，在0~330MHz跨度內(nèi)測(cè)試該電路板EMI問(wèn)題，果然發(fā)現(xiàn)底噪抬升明顯，EMI問(wèn)題十分嚴(yán)重。用近場(chǎng)探頭逐點(diǎn)探測(cè)，的確在該電路板FPGA處底噪抬升最為明顯，說(shuō)明該電路EMI源自此FPGA。此FPGA面積不大，很容易屏蔽，因此通過(guò)EMC認(rèn)證沒(méi)有問(wèn)題，關(guān)鍵是此電路板射頻射頻輸出信噪比差自身特性受影響。由于FPGA是此電路板的心臟，一旦定型，很難改動(dòng)，如果重新設(shè)計(jì)，等于是從頭再來(lái)，不可接受。觀察一段時(shí)間，我們發(fā)現(xiàn)該底噪抬升是隨時(shí)間變化的，于是我們分別存儲(chǔ)了底噪最高時(shí)和底噪最低時(shí)的兩個(gè)結(jié)果如下：

此時(shí)為底噪較高時(shí)，達(dá)-65dBm。

此時(shí)為底噪較低時(shí)，最高底噪幅度不超過(guò)-80dBm。

對(duì)于幅度隨時(shí)間變化的頻譜，MDO的優(yōu)勢(shì)在于調(diào)制域分析，為此我們打開(kāi)MDO幅度隨時(shí)間變化曲線顯示功能，用MDO射頻功率觸發(fā)得到如下測(cè)試結(jié)果：

從測(cè)試結(jié)果看，觸發(fā)點(diǎn)處底噪幅度最高，在280MHz以及432MHz處達(dá)-59dBm。圖中上半部分顯示，突發(fā)幅度呈周期性變化，用MDO時(shí)域光標(biāo)，可以測(cè)試出其周期為94uS。我們移動(dòng)代表頻譜分析時(shí)間段的橙色條到突發(fā)幅度右側(cè)的幾條線處，得到測(cè)試結(jié)果如下：