分布式異構(gòu)處理的行業(yè)應(yīng)用

　　引言

　　通過按鈕與消費(fèi)電子產(chǎn)品進(jìn)行互動(dòng)的時(shí)代已經(jīng)過去。人機(jī)交互在過去幾年中發(fā)生了巨大變化并仍不斷發(fā)展。本文將提供人機(jī)界面變化的一些實(shí)例，幫助讀者更充分地了解如何使用一種特別的架構(gòu)實(shí)現(xiàn)低功耗解決方案，提升電池供電應(yīng)用的用戶體驗(yàn)。該架構(gòu)由基于低功耗FPGA實(shí)現(xiàn)的異構(gòu)處理單元實(shí)現(xiàn)。

　　人機(jī)界面(HMI)發(fā)展趨勢

　　大多數(shù)移動(dòng)設(shè)備在被喚醒進(jìn)入工作之前都會(huì)進(jìn)入睡眠或低功耗模式，所以您與設(shè)備的第一次交互操作即是喚醒。這種“喚醒”可以通過手腕翻轉(zhuǎn)、搖動(dòng)、單擊或雙擊、來電或消息、機(jī)械按鈕按壓以及特定短語、手勢或聲音(例如拍手或打響指)觸發(fā)。每種“喚醒”方法都需要使用傳感器和監(jiān)測裝置來偵測特定的動(dòng)作?！皢拘选辈僮鞅仨氁詷O低的功耗實(shí)現(xiàn)。 現(xiàn)在的低功耗 FPGA 能夠以大約 100uW 的功耗實(shí)現(xiàn)實(shí)時(shí)在線、實(shí)時(shí)聆聽解決方案，而未來功耗還能顯著降低。

　　實(shí)現(xiàn)創(chuàng)新的 HMI 解決方案所需的各種傳感器正在迅速改變 I/O 發(fā)展的格局?，F(xiàn)在的移動(dòng)設(shè)備需要更高的 I/O 速率。在過去幾年中，低成本傳感器的激增以及全新的更高性能接口的廣泛采用增加了這類系統(tǒng)的計(jì)算需求。而對實(shí)時(shí)在線功能的需求也在不斷增長——傳感器在無人機(jī)、電話、可穿戴設(shè)備和工業(yè)設(shè)備等各種應(yīng)用中持續(xù)收集大量數(shù)據(jù)。系統(tǒng)設(shè)計(jì)工程師需要在加快數(shù)據(jù)處理的同時(shí)降低系統(tǒng)功耗，在不再次充電的情況下滿足消費(fèi)者一整天的設(shè)備使用需求。

　　移動(dòng)系統(tǒng)設(shè)計(jì)需要一種更全面并基于系統(tǒng)的解決方案，而不是以 CPU 為中心的傳統(tǒng)設(shè)計(jì)方法。系統(tǒng)設(shè)計(jì)工程師需要充分利用處理器的差異性來盡可能降低功耗，與此同時(shí)滿足當(dāng)今移動(dòng)設(shè)備日益增長的計(jì)算需求。

　　歡迎來到分布式異構(gòu)處理(Distributed Heterogeneous Processing, DHP)的時(shí)代

　　DHP 是一種全新的低功耗解決方案，使用本地算法而不是云端算法，使用不同的處理器而不是功耗很高的應(yīng)用處理器(AP)。通過這種設(shè)計(jì)，設(shè)計(jì)工程師可以使用并行處理技術(shù)滿足復(fù)雜協(xié)處理的新需求，使用本地?cái)?shù)字信號處理器(DSP)執(zhí)行重復(fù)的數(shù)據(jù)處理任務(wù)， 降低功耗并使應(yīng)用處理器不再參與某些處理任務(wù)，從而使其能夠長時(shí)間地處于睡眠模式以節(jié)省系統(tǒng)功耗和延長電池使用時(shí)間。

　　分布式異構(gòu)處理——本地處理可降低功耗并加速響應(yīng)

　　更多存儲(chǔ)空間、更多 DSP

　　萊迪思半導(dǎo)體公司為 iCE40 Ultra FPGA 產(chǎn)品系列添加了新成員，可滿足對于 DHP 計(jì)算需求，幫助設(shè)計(jì)工程師實(shí)現(xiàn)功耗更低的解決方案，相比上一代產(chǎn)品具備 8 倍的存儲(chǔ)空間和 2 倍的 DSP。全新的iCE40 UltraPlus FPGA 擁有更多邏輯資源，靜態(tài)電流仍僅需 75μA，而上代產(chǎn)品的靜態(tài)電流為 71μA。

　　iCE40 UltraPlus FPGA 提供多種封裝尺寸，使得設(shè)計(jì)工程師能夠?yàn)楫?dāng)今競爭激烈的移動(dòng)市場快速構(gòu)建獨(dú)一無二并且極具吸引力的解決方案，滿足下一代消費(fèi)電子、移動(dòng)、物聯(lián)網(wǎng)邊緣和工業(yè)產(chǎn)品的嚴(yán)苛處理需求。

　　該全新的 FPGA 屬于低功耗 iCE40 產(chǎn)品線。iCE40 Ultra系列結(jié)合了低功耗和高度集成的功能等特性，包括多個(gè) 16 x 16 位乘法器塊以及超小的封裝尺寸。

　　全新 iCE40 UltraPlus FPGA 為用于重復(fù)數(shù)字處理的低功耗并行處理解決方案提供所需的全部關(guān)鍵資源。1.1 Mbit 低功耗 SP-SRAM、8 個(gè)乘法器/累加器塊用于信號處理，高達(dá) 5280 LUT 用于用戶邏輯，以及用于瞬時(shí)啟動(dòng)應(yīng)用的非易失性配置存儲(chǔ)器，iCE40 UltraPlus 解決方案為設(shè)計(jì)工程師實(shí)現(xiàn)實(shí)時(shí)傳感器緩存、聲束形成音頻子系統(tǒng)和其他重復(fù)計(jì)算密集型應(yīng)用 提供了理想的藍(lán)圖。該器件也可以用于支持各種橋接、緩存和顯示應(yīng)用，助力加速下一代 移動(dòng)和工業(yè)應(yīng)用的創(chuàng)新。

　　萊迪思 iCE40 UltraPlus FPGA 框圖

　　全新的 iCE40 UltraPlus FPGA 還添加了可提供設(shè)計(jì)靈活性的可編程 I/O、支持始終在線攝像頭應(yīng)用的 I3C 接口(由 MIPI 定義的全新高帶寬數(shù)據(jù)和控制傳感器接口)以及內(nèi)置振蕩器，能夠降低功耗和 BOM成本。

　　功能豐富的 iCE40 UltraPlus FPGA 靜態(tài)功耗低至 75μA，封裝尺寸小至 2.15 x 2.55 mm，適用于要求功耗極小、空間受限的消費(fèi)電子類應(yīng)用。該器件還提供 QFN 封裝，支持工業(yè)和其他消費(fèi)電子類應(yīng)用使用的低成本 PCB 組裝。

　　為了加速產(chǎn)品開發(fā)，萊迪思半導(dǎo)體公司提供 iCE40 UltraPlus FPGA 系列的整套工具以及評估樣片和開發(fā)板。萊迪思 iCE40 UltraPlus FPGA 能夠加速產(chǎn)品上市進(jìn)程的另一個(gè)因素是認(rèn)識到了嵌入式系統(tǒng)開發(fā)工程師所具備的特殊經(jīng)驗(yàn)技能。盡管 FPGA 歷史悠久并且也得到了廣泛的采用，但相比 MCU 而言仍是設(shè)計(jì)工程師們不太熟悉的產(chǎn)品。這一點(diǎn)都不奇怪，現(xiàn)在懂得 MCU 編程的工程師要比懂得 FPGA 編程的多得多。開發(fā)工程師現(xiàn)在可以通過在 iCE40 UltraPlus FPGA 中實(shí)現(xiàn)軟核處理器來解決這個(gè)問題。事實(shí)上，大容量 SPRAM 和固化的 DSP 塊使 iCE40 UltraPlus FPGA 成為實(shí)現(xiàn)軟核處理器的理想平臺(tái)。為了支持這些解決方案，RISC-V 組織(www.riscv.org)發(fā)布了一個(gè)開源、可擴(kuò)展、高效的處理器設(shè)計(jì)。在最近的 RISC-V 研討會(huì)上，有兩家公司使用 RISC-V 開源軟件工具和 Lattice FPGA 工具實(shí)現(xiàn)了基于 萊迪思 iCE40 UltraPlus FPGA 的 RISC-V 軟核。這兩家的公司的行動(dòng)證明 iCE40 UltraPlus FPGA 可用于開發(fā)高度集成并行加速器的專用軟處理器，并且開發(fā)成本非常低。這為具備MCU 技能的工程師提供了前所未有的靈活性。

　　潛在應(yīng)用

　　iCE40 UltraPlus FPGA 具備的嵌入式 DSP 支持設(shè)計(jì)工程師運(yùn)行更高質(zhì)量的算法，而 1 Mbit片上 SRAM 則允許系統(tǒng)在較低功耗的狀態(tài)下緩存數(shù)據(jù)。在越來越多的系統(tǒng)中，設(shè)計(jì)工程師需要一個(gè)器件作為應(yīng)用處理器的協(xié)處理器，并且可以在系統(tǒng)關(guān)閉時(shí)處理和分析數(shù)據(jù)，然后喚醒應(yīng)用處理器以執(zhí)行更復(fù)雜的功能。

　　潛在的應(yīng)用幾乎是無限的。例如，可穿戴或白色家電市場中的許多解決方案都需要用于大 容量幀緩存和接口橋接的器件。iCE40 UltraPlus FPGA 憑借其大容量片上 SRAM 可支持實(shí)時(shí)工作顯示屏，而此時(shí)應(yīng)用處理器仍能處于睡眠模式。同時(shí)，iCE40 UltraPlus FPGA 還可以實(shí)現(xiàn) MCU 和顯示器之間的橋接。該 FPGA 支持 MIPI DSI 或并行接口，為自定義圖形加速以及 I/O 擴(kuò)展提供靈活性。顯示驅(qū)動(dòng)器和圖形引擎的結(jié)合可媲美低成本 GPU，而功耗卻大大降低。

　　在第二類應(yīng)用中，許多電池供電的設(shè)備需要實(shí)時(shí)傳感器緩存，以便在應(yīng)用處理器處于睡眠模式時(shí)執(zhí)行傳感和檢測加速。這些器件必須屏蔽假喚醒，使得應(yīng)用處理器更長時(shí)間地處于睡眠模式。在這類應(yīng)用中，iCE40 UltraPlus FPGA 可應(yīng)用于各種傳感器和應(yīng)用處理器之間以處理喚醒觸發(fā)，如用于計(jì)步器上的雙擊或“搖一搖喚醒”技術(shù)。類似的應(yīng)用還有動(dòng)作檢測以及指紋、手勢或虹膜掃描等。

　　實(shí)時(shí)傳感器緩存

　　這些功能都需要兩步過程。首先，系統(tǒng)必須確定是否發(fā)生了適當(dāng)?shù)膯拘褎?dòng)作。其次，系統(tǒng)必須確定所使用的手勢或指紋是否正確以獲得對系統(tǒng)的訪問。對于以前的應(yīng)用而言，如果發(fā)生了適當(dāng)?shù)膭?dòng)作，F(xiàn)PGA 就會(huì)喚醒應(yīng)用處理器。而 iCE40 UltraPlus FPGA 憑借其大容量片上存儲(chǔ)空間，現(xiàn)在可以在系統(tǒng)喚醒之前執(zhí)行上述兩個(gè)步驟，從而使得應(yīng)用處理器更長時(shí)間地處于睡眠模式。

　　iCE40 UltraPlus FPGA 的第三類潛在應(yīng)用是聲束形成?，F(xiàn)在的系統(tǒng)常常需要增強(qiáng)的音頻處理功能，將特定的音頻信號與高噪聲環(huán)境分離。一個(gè)典型應(yīng)用就是系統(tǒng)必須在多人正在說話的房間中檢測并接受來自一個(gè)人的語音命令。

　　使用多個(gè)麥克風(fēng)陣列和波束成形技術(shù)可檢測特定的聲音并濾除不需要的噪聲。亞馬遜最近推出的 Echo 平臺(tái)是一個(gè)很好的例子。這種免提音箱使用波束成形技術(shù)和 7 個(gè)麥克風(fēng)，可以從室內(nèi)環(huán)境中辨別出用戶的聲音，即使室內(nèi)正播放著音樂也沒問題。

　　然而，大多數(shù)應(yīng)用處理器僅支持兩個(gè)麥克風(fēng)。而且這些系統(tǒng)通常必須始終開啟并且使用電池供電，對于大功耗的應(yīng)用處理器而言是難以完成的任務(wù)。那么設(shè)計(jì)工程師該如何實(shí)現(xiàn)24 小時(shí)不間斷并以最低功耗支持多達(dá)七個(gè)不同麥克風(fēng)輸入的波束成形解決方案呢?

　　一種方法是將麥克風(fēng)陣列連接到一片低功耗的iCE40 UltraPlus FPGA。

　　麥克風(fēng)陣列聲束形成

　　上述解決方案支持多個(gè)數(shù)字麥克風(fēng) PDM 輸入。片上乘法器和累加器(MAC)塊可用于PDM 抽取和濾波，F(xiàn)PGA 的大容量存儲(chǔ)空間則可支持麥克風(fēng)延遲線。這種方案也為系統(tǒng)設(shè)計(jì)工程師提供了更多創(chuàng)新空間。他們可以使用片上 MAC 和 FPGA 構(gòu)建高度靈活的波束形成濾波器或噪聲消除系統(tǒng)以及音頻均衡功能。

　　iCE40 UltraPlus FPGA 可通過各種工業(yè)接口(如 I2S、soundwire、SlimBu等)連接到音頻處理器。與任何基于 FPGA 的解決方案一樣，設(shè)計(jì)工程師可以使用片上嵌入式DSP、邏輯和存儲(chǔ)器資源構(gòu)建高度定制解決方案并快速推向市場。

　　信號聚合

　　萊迪思 iCE40 UltraPlus FPGA 提供的資源也可用于大大簡化移動(dòng)設(shè)備中的印刷電路板(PCB)布局。低成本傳感器的快速增長以及實(shí)時(shí)在線監(jiān)測和環(huán)境感知計(jì)算的出現(xiàn)給 PCB 設(shè)計(jì)工程師帶來了新的挑戰(zhàn)。移動(dòng)設(shè)備中的每種新型傳感器必須與應(yīng)用處理器進(jìn)行通信。

　　這些系統(tǒng)經(jīng)常使用 I2C、I3C、SPI、UART 和 MIPI DPHY CSI-2 等接口。設(shè)計(jì)工程師可能要在單個(gè)產(chǎn)品中管理多達(dá) 40 個(gè)傳感器到應(yīng)用處理器的信號。

　　通常情況下，圍繞著移動(dòng)設(shè)備電池的一般有兩塊 PCB。這些 PCB 通常使用提供有限 EMI 屏蔽的柔性線纜連接。柔性線纜被限制為兩層以盡可能降低成本。因此電路板布局工程師可能需要應(yīng)對在具有信號振鈴和其他可靠性問題的雙層線纜上傳輸多達(dá) 40 個(gè)信號的挑戰(zhàn)。

　　利用萊迪思 iCE40 UltraPlus FPGA 的獨(dú)家特性來聚合這些系統(tǒng)中的許多信號是一種簡化上述工作的方法。將 iCE40 UltraPlus FPGA 放在傳感器旁，PCB 設(shè)計(jì)工程師可以使用簡單的單針或雙針接口將多個(gè)不同的信號聚合并傳輸?shù)綉?yīng)用處理器。

　　萊迪思 iCE40 FPGA 為信號聚合和快速布局調(diào)整提供了靈活的 I/O 中心

　　實(shí)現(xiàn)信號聚合帶來的好處并不僅限于此。如上文所述，萊迪思 iCE40 UltraPlus FPGA 可提供大量的計(jì)算資源。片上查找表(Look Up Table, LUT)和 DSP 可用于執(zhí)行更多的本地化DHP任務(wù)。例如，聲束形成系統(tǒng)必須喚醒應(yīng)用處理器以檢測和驗(yàn)證指令中的關(guān)鍵短語。而使用信號聚合時(shí)，設(shè)計(jì)工程師可以利用 iCE40 UltraPlus FPGA 的本地資源在喚醒應(yīng)用理器之前檢測和驗(yàn)證關(guān)鍵短語。這種方法不僅為用戶提供了對關(guān)鍵短語的更快響應(yīng)，它還通過使應(yīng)用處理器在睡眠模式中保持更長時(shí)間而降低了系統(tǒng)功耗。

　　信號聚合大大簡化了應(yīng)用處理器 PCB 板的布局。通過最小化板上信號的數(shù)量，設(shè)計(jì)工程師可以更容易地滿足復(fù)雜的布局規(guī)則并更快地完成電路板布局。

　　最后，使用 iCE40 UltraPlus FPGA 實(shí)現(xiàn)信號聚合可帶來巨大的設(shè)計(jì)靈活性。設(shè)計(jì)工程師可以重新配置 iCE40 UltraPlus FPGA 上任何接口的位置以簡化電路板布局。在這種情況下，是理想的電路板布局決定 FPGA 引腳排列，而不是反向?yàn)橹?/p>

　　總結(jié)

　　I/O 接口的快速發(fā)展有望為移動(dòng)系統(tǒng)設(shè)計(jì)帶來令人興奮的全新功能。低成本傳感器的激增和“實(shí)時(shí)在線”功能的廣泛采用將使設(shè)計(jì)工程師實(shí)現(xiàn)前所未有的個(gè)性化設(shè)計(jì)。但要實(shí)現(xiàn)這些新功能，設(shè)計(jì)工程師必須為移動(dòng)設(shè)備采用異構(gòu)處理解決方案，使用不同的處理模塊來延長電池使用時(shí)間。憑借 DSP 塊和片上存儲(chǔ)器，萊迪思半導(dǎo)體的 iCE40 UltraPlus FPGA 可幫助 OEM 廠商將這些引人注目的新功能添加到產(chǎn)品中，滿足下一代移動(dòng)設(shè)備頗具挑戰(zhàn)性功耗和計(jì)算要求。