EDA行業(yè)及這三大EDA工具廠商你了解多少？

　　■ 關于Cadence，知乎上有這些討論

　1、初學Cadence IC的小白應該在哪些論壇或者社交平臺提問?

　　知乎網(wǎng)友薛矽推薦：

　　官方的：Forums - - Cadence Technology Forums

　　國外論壇：The Designer's Guide Community Forum、Forumfor Electronics

　　國內(nèi)論壇：中國電子頂級開發(fā)網(wǎng)論壇、國內(nèi)頂級電子論壇，最活躍的電子工程師交流社區(qū)

　　書本的話早一點的有何樂年的《模擬集成電路設計與仿真》

　　新出的如：《CMOS模擬集成電路設計與仿真實例――基于Cadence ADE》

　2、synopsys，mentorgraphic和cadence這三家公司對比?各方面有什么差別?

　　知乎網(wǎng)友Forever snow回答：

　　● 公司基本情況

　　● 公司業(yè)務

　　EDA公司業(yè)務相似，可以分為以下幾塊 ：1 、Total solution。 包括模擬，數(shù)字前端、后端、dft、signoff一整套工具。 2 、AdvancedIP/Library。例如DDR、PCIe、Flash等。 3 、Customersupport and training。

　　● 按照EDA工具來進行對比

　　*模擬仿真與版圖：CadenceVirtuoso平臺目前使用最為廣泛。

　　*數(shù)字前端： RTL仿真-- Synopsys的VCS。Mentor的Modelsim。 綜合SynopsysDesign complier占主導地位。Cadence也有相應產(chǎn)品Genus。

　　*數(shù)字后端： Synopsys的ICC/ICC2與Cadence的EDI/Innovus業(yè)內(nèi)使用最多。其中上一代工具ICC要比EDI有更多的客戶群，而新一代的Innovus有趕超ICC2的趨勢。Mentor的Olympus，使用客戶很少。

　　*DFT：BSCAN--Mentor的BSDArchit，Sysnopsy的BSD CompilerMBIST--Mentor的MBISTArchitect 和Tessent mbist ATPG--Mentor的TestKompress 和Synopsys TetraMAX Scan chain--Synopsys 的DFTcompiler

　　*Signoff：Timing--Synopsys PT占主導地位。Cadence tempus也有一部分客戶在用。 Physical-- MentorCalibre占主導地位。Synopsys的ICV，Cadence的PVS也有占小部分份額。

　　小結：Cadence的優(yōu)勢在于模擬設計和數(shù)字后端。 Synopsys的優(yōu)勢在于數(shù)字前端、數(shù)字后端和PT signoff。 Mentor的優(yōu)勢是Calibre signoff和DFT。

　　國內(nèi)員工福利 Cadence國內(nèi)主要在上海，北京。薪資屬于業(yè)界中上，有5%的補充公積金。年假15天，病假12天。每年有兩次左右的teambuilding，還有機會去美國總部培訓。(每年還有5天志愿者假，可以去參加公司或者社會上的志愿者活動。) Synopsys應屆生工資比Cadence稍高，有5%的補充公積金。應屆畢業(yè)生年假18天，應該是國內(nèi)IC界年假最多的! Mentor國內(nèi)人數(shù)較少。

　■ 全球三大EDA軟件巨頭眼里的芯片設計挑戰(zhàn)

　　Cadence認為：軟件對半導體公司來說是個新挑戰(zhàn)，因為他們傳統(tǒng)只設計硬件，現(xiàn)在還要設計軟件。為此，Cadence把新的EDA轉(zhuǎn)型稱作EDA360。EDA360希望幫助半導體公司解決三個層次的問題：1，系統(tǒng)實現(xiàn)，包括早期的軟件開發(fā)，系統(tǒng)級的驗證和糾錯;2， SoC(系統(tǒng)芯片)實現(xiàn)，幫助客戶去解決SoC中像reware的問題等底層軟件的開發(fā)，以及與器件相關的軟件開發(fā);3， 芯片實現(xiàn)層次，主要解決傳統(tǒng)問題，包括低功耗等。

　　盡管Cadence擁有從IC設計到PCB(印制電路板)、系統(tǒng)設計一整套平臺，但還需要整個產(chǎn)業(yè)的合作，諸如IP供應商、IP(知識產(chǎn)權)和設計服務公司、代工廠、與硬件相關的軟件，這其中還包括了Cadence的EDA同行們。

　　Mentor認為，當芯片設計規(guī)模越來越大、未來有望達到400億晶體管時，為了克服大規(guī)模IC的設計挑戰(zhàn)，有四方面的重要技術。

　　第一，硬件仿真技術(emulation)。是使用硬件的解決方案來提高IC設計、驗證的效率。這從邏輯學上看是非常有趣的一件事——用硬件來設計硬件，就像機器人自己在設計一個人一樣。我們大幅度地使用硬件來提高整個驗證的效能。

　　第二，系統(tǒng)設計?，F(xiàn)在CPU核大量被使用在現(xiàn)在的SoC設計當中，像ARM核、MIPS核等等，通過軟硬件協(xié)同仿真技術，可以大幅提高系統(tǒng)設計的效率。首先對于這些CPU的指令集進行建模，之后我們就不需要讓CPU在進行系統(tǒng)級仿真時使用比較耗時的RTL仿真，我們可以對一些常用的商用處理器進行CPU的指令集建模。這樣就可以大幅地提高設計效率：首先，我們提高了整個系統(tǒng)級驗證仿真的效能，其次，可以提早讓軟件進行開發(fā)，因為這等于我們可以直接在EDA平臺上先把產(chǎn)品原型實現(xiàn)。這樣軟件可以提早在這個平臺上進行開發(fā)。而且EDA平臺可以提高偵錯能力，這是傳統(tǒng)硬件原型無法達到的。因為軟硬件協(xié)同的功能可以讓系統(tǒng)時鐘停下來，這時當軟件有Bug時很容易去糾錯，也能輕易知道到底是哪個CPU、哪條指令導致硬件和軟件的問題。

　　第三，物理設計與驗證。Mentor的Calibre平臺已經(jīng)向自動布局布線流程和物理驗證流程整合，這樣可以大幅提高后面物理驗證的速度。

　　第四，ESA(嵌入式軟件自動化)的機遇。從EDA設計及之后的流片/制造來看，事實上盡管晶體管數(shù)量越做越大，但芯片的制造和研發(fā)成本卻沒有大幅提高，反而是軟件開發(fā)的成本在上升，例如iPhone手機上有越來越多的應用程序。如何加快軟件開發(fā)的速度，以及如何能夠減少軟件的開發(fā)成本?Mentor的ESA愿景是解決這方面的問題。

　　Synopsys指出，從國際上來看，設計挑戰(zhàn)是：設計成本越來越高，而且最大的成本支出來自軟件和認證，需要EDA供應商和代工廠一起來解決。二是從芯片設計到仿真、驗證再到流片，軟件和驗證的時間占了流程大一大半，需要著力提升效率。三是低功耗設計。中國大陸IC設計業(yè)面臨著三個挑戰(zhàn)：需要好的IP，上市時間更快，成本更低。

　　有人擔心IP用多了，fabless公司可能會淪為組裝公司。IP年營業(yè)額2.5億美元的Synopsys認為，實際上，整個系統(tǒng)怎么去驗證等也很重要，只有該項目的設計人員才知道這個芯片到底要實現(xiàn)什么樣的功能，才可做好驗證;另外，軟硬件協(xié)同驗證等方面也很復雜，因為現(xiàn)在整個系統(tǒng)在一塊芯片(SoC)上了。再有，這五年將發(fā)生一個變化：最近Conexant(科勝訊公司)推出的一款芯片有一百萬行軟件代碼，但fabless設計該芯片大概沒有一百萬行的RTL(寄存器傳送級)代碼，所以芯片的軟件比硬件更復雜。但這些芯片里的軟件不是外面的應用軟件公司所做，而是芯片廠商自己做的。

　　■ 寫在后面

　　EDA行業(yè)需求的人才主要是工具軟件開發(fā)人才，工藝及器件背景的工程師、熟悉IC設計流程的工程師、數(shù)學專業(yè)人才、應用及技術支持人和銷售類人才，就業(yè)面相對窄，但穩(wěn)定性非常高。你對EDA行業(yè)了解多少呢?歡迎在評論區(qū)留言。