高成本效益的實(shí)用系統(tǒng)方法解決QFN-mr BiCMOS器件單元測(cè)試電源電流失效問題

　　摘要

　　本文探討一套解決芯片單元級(jí)電測(cè)試過程電源電流失效問題的方法。當(dāng)采用QFN-MR(四邊扁平無引線–多排引腳封裝)的BiCMOS (雙極互補(bǔ)金屬氧化物半導(dǎo)體)芯片進(jìn)入量產(chǎn)預(yù)備期時(shí)，電源電流失效是一個(gè)進(jìn)退維谷的制造難題。

　　本文介紹了數(shù)種不同的失效分析方法，例如，數(shù)據(jù)分析、實(shí)驗(yàn)設(shè)計(jì)(DOE)、流程圖分析、統(tǒng)計(jì)輔助分析和標(biāo)桿分析，這些分析方法對(duì)確定問題的根源有很大的幫助，然后使用統(tǒng)計(jì)工程工具逐步濾除可變因素。

　　本項(xiàng)目找到了電流失效問題的根源，并采用了相應(yīng)的解決措施，使電源電流失效發(fā)生率大幅降低，與主要競(jìng)爭(zhēng)對(duì)手旗鼓相當(dāng)。最終，這個(gè)項(xiàng)目只通過優(yōu)化公司內(nèi)部資源，就提高了封裝測(cè)試總體良率，而沒有增加額外制造成本。

　　這些改進(jìn)措施還提高了產(chǎn)品質(zhì)量，降低了客戶投訴質(zhì)量問題的風(fēng)險(xiǎn)。在全部解決措施落實(shí)到位后，隨著量產(chǎn)成功，該項(xiàng)目節(jié)省制造成本38.25萬美元。

　　1.0 前言

　　為了能夠在技術(shù)快速變化的半導(dǎo)體工業(yè)中生存，不管是企業(yè)內(nèi)部用戶，還是外部市場(chǎng)客戶，半導(dǎo)體廠商必須在客戶心目中樹立良好的形象，這是半導(dǎo)體企業(yè)保持市場(chǎng)競(jìng)爭(zhēng)力和品牌價(jià)值所面臨的最大挑戰(zhàn)?！皾M意度”是建立良好客戶關(guān)系的關(guān)鍵要素。相反，不能讓客戶滿意的業(yè)務(wù)是無法持續(xù)下去的。

　　QFN-MR(四邊扁平無引線–多排引腳封裝)是意法半導(dǎo)體卡蘭巴工廠產(chǎn)量的最大的產(chǎn)品，對(duì)公司財(cái)務(wù)業(yè)績(jī)貢獻(xiàn)率很高(按照全球評(píng)估標(biāo)準(zhǔn))。

　　不過，為同一客戶生產(chǎn)同一產(chǎn)品，有些外包廠(外包廠1和外包廠2)在產(chǎn)品質(zhì)量上卻更勝一籌，這迫使卡蘭巴工廠必須自我改進(jìn)。

　　產(chǎn)品1是QFN-MR產(chǎn)品，在量產(chǎn)預(yù)備階段，電測(cè)試電源電流總失效率不合格，總良率損失達(dá)到5.2%。產(chǎn)品 1是意法半導(dǎo)體卡蘭巴工廠的一個(gè)新產(chǎn)品線，需要給大客戶留下交貨快的印象，但是不能犧牲產(chǎn)品質(zhì)量，因此，需要找到造成產(chǎn)品缺陷的主要原因。事實(shí)上，解決這些問題將會(huì)給卡蘭巴工廠量產(chǎn)類似產(chǎn)品平臺(tái)帶來改良機(jī)會(huì)。

　　1.1 產(chǎn)品1配置

　　產(chǎn)品1是一款采用VPLGA封裝的BiCMOS芯片，用于控制硬盤驅(qū)動(dòng)器的電機(jī)運(yùn)行。這里VPLGA代表超薄格柵陣列四邊扁平無引線–多排引腳塑料封裝，封裝厚0.90 mm，引腳88個(gè)。目標(biāo)應(yīng)用包括纖薄型電子設(shè)備和計(jì)算機(jī)硬盤驅(qū)動(dòng)器的電機(jī)控制。

　　圖1是產(chǎn)品1的封裝示意圖。

　　圖1：VPLGA88產(chǎn)品配置 / POD

　　1.2 BiCMOS半導(dǎo)體制造技術(shù)

　　圖2：BiCMOS半導(dǎo)體制造技術(shù)

　　BiCMOS芯片由五層組成。NiPd (鎳鈀金)是最后一層金屬層，互連線就打在這一層上。

　　1.3 QFN-MR無膠帶引線框架封裝

　　無膠帶四邊扁平無引線封裝是一種引線框架封裝載體(平臺(tái))，利用后工序蝕刻，在載體上形成引腳面積。與其它的類似微型封裝相比，無膠帶QFN封裝給意法半導(dǎo)體卡蘭巴工廠帶來更好實(shí)惠，例如，引線框架成本低，支持多排引腳，兼容銅線，無膠帶載體，晶片切割速度快。

　　圖3：無膠帶QFN引線框架配置

　　1.4 產(chǎn)品1封測(cè)全部流程

　　圖4：1.4 產(chǎn)品1封裝流程

　　圖4所示是產(chǎn)品1的封裝流程，該流程在產(chǎn)品開發(fā)和認(rèn)證測(cè)試階段制訂，基于現(xiàn)有封裝流程，采用相同的芯片制造技術(shù)和材料。

　　1.5 產(chǎn)品1線路應(yīng)力表現(xiàn)

　　圖5：電源電流抑制比對(duì)比

　　在產(chǎn)品1量產(chǎn)預(yù)備初期，最終測(cè)試的電源電流抑制比是5.20%，遠(yuǎn)超外包廠的0.35%。上面的柱形圖是意法半導(dǎo)體卡蘭巴工廠與外包廠的電源電流抑制比的比較圖，兩者之間的巨大差距對(duì)意法半導(dǎo)體卡蘭巴工廠的未來業(yè)務(wù)發(fā)展構(gòu)成重大威脅。

　　1.6 標(biāo)桿分析和比較分析

　　運(yùn)用標(biāo)桿分析和比較分析法尋找意法半導(dǎo)體卡蘭巴與外包廠在產(chǎn)品制造上的不同之處。需要說明的是，外包廠在水刀工序后還有烘烤工序。

　　圖6：意法半導(dǎo)體與外包廠的制造流程比較

　　在開始分析的時(shí)候，我們發(fā)現(xiàn)烘烤工序是主要不同之處。在清洗等濕法工序后，需要進(jìn)行烘烤工序，除掉單元內(nèi)

　　的濕汽。初步分析結(jié)果顯示，烘烤是最終測(cè)試電源電流失效的主要因素，就是這個(gè)巨大發(fā)現(xiàn)讓項(xiàng)目組開始專注這個(gè)工序的探究。

　　同樣地，項(xiàng)目組還做了微流程圖，以確定項(xiàng)目探究范圍。

　　圖7：微流程圖分析/封裝流程圖

　　1.7 問題描述

　　在量產(chǎn)預(yù)備期，產(chǎn)品1電源電流抑制比是 5.20%，被歸為封裝工序固有濕法工序造成的潮濕性風(fēng)險(xiǎn)。

　　2.0 實(shí)驗(yàn)部分

　　2.1 材料:

　　§ 水刀

　　§ QFN無膠帶引線框架封裝

　　§ BiCMOS晶片

　　§ 塑料單元

　　§ 檢查與測(cè)試設(shè)備

　　2.2 實(shí)驗(yàn)重點(diǎn)放在主要根源即水刀工序上:

　　確定問題根源并采取相應(yīng)的糾正措施至關(guān)重要，研究方向主要放在濕法工序上，基于微流程圖分析，水刀工序最有可能是潛在變異的根源。

　　2.3 剖解水刀工序:

　　為更好地了解水刀工序，需要逐步分析記錄點(diǎn)，觀察從材料制備、裝卸到檢查的整個(gè)單元工序。

　　圖8：水刀工序詳細(xì)流程

　　2.4 識(shí)別輸入變化:

　　運(yùn)用輸入輸出方法深挖變化因素。經(jīng)過深入研究，42個(gè)KPIV變量被確定為重要的X因素，如圖9所示。(詳圖見附錄A)

　　圖9：輸入-輸出工作單

　　2.5 優(yōu)先考慮因果關(guān)系:

　　運(yùn)用因果(C&E)矩陣確立輸入變量與X因素的內(nèi)部關(guān)系，如圖10所示。

　　(詳圖見附錄B)

　　圖10：因果矩陣