基于DSP的諧波測量系統(tǒng)

0 引言

隨著電力電子技術(shù)的發(fā)展，越來越多的非線性器件應(yīng)用到電網(wǎng)中，給電網(wǎng)帶來了嚴(yán)重的諧波污染，致使供電電壓波形畸變。目前，電力系統(tǒng)諧波污染與功率因數(shù)降低、電磁干擾已并列為電力系統(tǒng)的三大公害。諧波的危害不僅影響供電質(zhì)量，而且對用電設(shè)備也會(huì)造成嚴(yán)重的損耗，如增加設(shè)備的溫升，使絕緣部分老化，影響設(shè)備的工作質(zhì)量，縮短設(shè)備壽命，并且會(huì)影響電能計(jì)量裝置的準(zhǔn)確性。諧波污染使線性用戶產(chǎn)生不必要的費(fèi)用，而非線性用戶作為諧波污染源，反而會(huì)少計(jì)量電能，這是極其不公平的[1]。因此，對電網(wǎng)中的諧波進(jìn)行準(zhǔn)確的測量，以此來對諧波源進(jìn)行治理，是提高當(dāng)今供電質(zhì)量的重要措施。為此，本文以高精度的數(shù)字信號處理芯片TMS320VC5409[2]為系統(tǒng)核心，設(shè)計(jì)了關(guān)于諧波的實(shí)時(shí)測量與計(jì)算裝置，用來對電網(wǎng)信號進(jìn)行實(shí)時(shí)采樣、諧波分析和計(jì)算結(jié)果顯示。

1 硬件結(jié)構(gòu)和功能

本系統(tǒng)主要是由核心DSP、模數(shù)轉(zhuǎn)換電路、液晶顯示電路以及鍵盤電路組成。電網(wǎng)信號經(jīng)過電壓互感器和電流互感器后，由信號調(diào)理電路變?yōu)?a class="contentlabel" href="http://m.butianyuan.cn/news/listbylabel/label/模數(shù)轉(zhuǎn)換電路">模數(shù)轉(zhuǎn)換電路能夠處理的信號，然后送入模數(shù)轉(zhuǎn)換電路，將模擬信號變?yōu)殡x散的數(shù)字信號，采樣到的數(shù)據(jù)經(jīng)過DSP芯片的分析計(jì)算后送入到液晶電路，對計(jì)算后的數(shù)據(jù)進(jìn)行顯示，以供查看。鍵盤主要用來控制液晶對數(shù)據(jù)的顯示，控制液晶進(jìn)行翻頁等功能，系統(tǒng)框圖如下：

圖1 系統(tǒng)的總體框圖

1.1 采樣同步及A/D轉(zhuǎn)換

電網(wǎng)系統(tǒng)中的電流和電壓是含有多次諧波且基頻不穩(wěn)定的信號，當(dāng)采樣信號的頻率和被采樣信號的頻率不同步時(shí)就會(huì)產(chǎn)生頻譜泄露，影響諧波測量的準(zhǔn)確性。在諧波測量的測量過程中，采用何種方法對信號進(jìn)行準(zhǔn)確的采樣是關(guān)鍵的一步，交流信號的采樣方法包括：同步采樣法、準(zhǔn)同步采樣法和非整周期采樣法。本文采用同步采樣法，為了達(dá)到同步采樣的目的，對每周期的信號采樣同樣的點(diǎn)數(shù)，本文利用鎖相倍頻電路來產(chǎn)生同步采樣脈沖信號，電路是由鎖相環(huán)芯片74VCH4046和CPLD構(gòu)成的，被測信號經(jīng)過一個(gè)方波電路，變成所需要的方波信號，然后由鎖相環(huán)芯片和CPLD對信號進(jìn)行同步和512倍頻，從而在被采樣的信號的一個(gè)周期內(nèi)產(chǎn)生512個(gè)采樣脈沖信號，控制模數(shù)轉(zhuǎn)換電路對信號進(jìn)行采樣和A/D轉(zhuǎn)換。74VHC4046能使輸出信號的相位隨著輸入信號的相位做出改變，最終達(dá)到信號的同步。所以這個(gè)鎖相倍頻電路不需要軟件的干預(yù)，節(jié)省了軟件資源；又因?yàn)榇穗娐匪泄δ芫捎布瓿?，還提升了檢測的速度。

本設(shè)計(jì)采用 ADI 公司的高速高精度模數(shù)轉(zhuǎn)換芯片 AD7656，其內(nèi)部擁有6個(gè)單獨(dú)的16位ADC，可以實(shí)現(xiàn)6路同步采樣。最高采樣速率可達(dá)250kS/S，雙極性模擬輸入，片上具有電壓參考源和參考緩沖，也可以由外部引入?yún)⒖荚矗D(zhuǎn)換后數(shù)據(jù)有串行和并行傳輸方式。AD7656和DSP的連接方如下：

圖2 AD7656和DSP的連接圖

在本系統(tǒng)中AD7656與DSP采用并行數(shù)據(jù)傳輸方式，將CONVSTA、CONVSTB、CONVSTC并在一起，以啟動(dòng)6路AD同時(shí)采樣，啟動(dòng)信號由采樣信號控制，不需要DSP的干預(yù)。AD7656的片選信號ADCS、讀信號RD、復(fù)位信號ADRST由DSP通過CPLD來產(chǎn)生控制邏輯，下圖為AD7656的并行讀時(shí)序圖：

圖3 AD7656并行讀時(shí)序圖

在并行模式下，當(dāng)ADBUSY信號變低時(shí)說明轉(zhuǎn)換結(jié)束，ADBUSY信號連接到DSP的外部中斷0，以中斷的方式通知DSP對轉(zhuǎn)換后的數(shù)據(jù)進(jìn)行讀取。此時(shí)將/CS和/RD都置低使能輸出總線，轉(zhuǎn)換后的數(shù)據(jù)被輸出到并行數(shù)據(jù)總線上，DSP就可以依次進(jìn)行6路輸出信號的讀操作。

1.2 DSP核心電路

本系統(tǒng)的處理核心采用TI公司的TMS320VC5409，它是16位的定點(diǎn)DSP，除了DSP通用的結(jié)構(gòu)特點(diǎn)以外，它還具有：16K×16的片上ROM，32K×16位的片上雙尋址RAM，擁有豐富的片上外設(shè)：軟件可編程等待周期發(fā)生器（SWWSR）和可編程分區(qū)轉(zhuǎn)換邏輯電路（BSCR），片上鎖相環(huán)時(shí)鐘發(fā)生器，3個(gè)多通道緩沖串行口（McBSP），增強(qiáng)的8位并行主機(jī)接口（HPI），6通道的DMA控制器，本芯片也可在低功耗情況下工作。

此DSP的核心電壓是1.8V，I/O電壓是3.3V，而其他的器件大多是5V的驅(qū)動(dòng)電壓，所以本系統(tǒng)選用ALTERA公司的CPLD——EPM7128AETC100-10進(jìn)行電平轉(zhuǎn)換和邏輯控制，主要用來DSP與其他芯片之間的通信與地址譯碼。因?yàn)樵诒鞠到y(tǒng)中需要對采樣的數(shù)據(jù)進(jìn)行大量的運(yùn)算，產(chǎn)生的數(shù)據(jù)再加上運(yùn)行的程序使DSP的片上存儲(chǔ)資源捉襟見肘，所以為DSP外擴(kuò)了FLASH和RAM存儲(chǔ)器[3]。

1.3 液晶顯示電路

本設(shè)計(jì)采用的是LCM128645ZK液晶進(jìn)行顯示，本液晶模塊的液晶屏幕為128*64，可顯示4行，每行可顯示8個(gè)漢字。與DSP可以進(jìn)行并行8位/4位和串行3線/2線的連接方式。中文液晶顯示模塊可實(shí)現(xiàn)漢字、ASCII碼、點(diǎn)陣圖形的同屏顯示，廣泛的應(yīng)用于各種儀器儀表、家用電器和信心產(chǎn)品上作為顯示器件。本系統(tǒng)中液晶與DSP之間采用串行數(shù)據(jù)傳輸方式，液晶的第15引腳（并行/串行傳輸方式選擇引腳）接地時(shí)，液晶為串行工作模式。此時(shí)液晶的第5引腳為串行數(shù)據(jù)線，第6引腳為串行輸入脈沖。DSP通過這2 個(gè)引腳即可在液晶上顯示出數(shù)據(jù)或波形。液晶的6腳與DSP串口2的緩沖串行口數(shù)據(jù)發(fā)送端BDX2引腳相連，作為時(shí)鐘信號，5腳與串口2的幀同步脈沖輸出端BFSX 2引腳相連，DSP串口的這倆根引腳被設(shè)置為通用輸入輸出引腳GPIO。當(dāng)DSP將數(shù)據(jù)處理完后通過這倆根引腳將計(jì)算后的數(shù)據(jù)送到液晶進(jìn)行顯示。下圖是本液晶的串行傳輸時(shí)序圖：

圖4 液晶串行傳輸時(shí)序圖

當(dāng)片選信號CS為高電平時(shí)，同步時(shí)鐘線（SCLK）上輸入的信號才會(huì)被接收，另一方面，當(dāng)片選信號（CS）為低電平時(shí)，模塊內(nèi)部的串行傳輸計(jì)數(shù)與串行資料將會(huì)被重置，也就是說在此狀態(tài)下，傳輸中的資料將被終止清除，并且將待傳輸?shù)拇匈Y料計(jì)數(shù)重設(shè)回第一位，因此，模塊選擇引腳（CS）可被固定接到高電平。

模塊的同步時(shí)鐘線（SCLK）具有獨(dú)立的操作，但是當(dāng)有連續(xù)多個(gè)指令需要被傳輸時(shí)，必須確實(shí)等到一個(gè)指令完全執(zhí)行完成后才能傳送下一筆資料，因?yàn)槟K內(nèi)部沒有傳送/接收緩沖區(qū)。

2. 系統(tǒng)的軟件設(shè)計(jì)

本系統(tǒng)的軟件主要是完成對信號的采樣、對采樣數(shù)據(jù)的FFT變換[4]、對變換后的數(shù)據(jù)進(jìn)行諧波的各項(xiàng)參數(shù)（諧波的幅值、有功功率、視在功率、功率因數(shù)、諧波含量）等的計(jì)算以及對計(jì)算后的數(shù)據(jù)進(jìn)行顯示等。軟件流程圖如下：

圖5 軟件流程圖

因?yàn)楸鞠到y(tǒng)使用的是定點(diǎn)DSP，而采樣數(shù)據(jù)經(jīng)過FFT運(yùn)算以后產(chǎn)生的數(shù)據(jù)為浮點(diǎn)數(shù)，直接進(jìn)行浮點(diǎn)數(shù)運(yùn)算不能滿足系統(tǒng)的實(shí)時(shí)性要求，通過TI自帶函數(shù)庫中關(guān)于FFT函數(shù)的調(diào)用，可以達(dá)到系統(tǒng)對實(shí)時(shí)性的要求。

3、設(shè)計(jì)結(jié)果測試與分析

最后利用達(dá)盛科技的NC-2100綜合設(shè)計(jì)試驗(yàn)臺(tái)對本系統(tǒng)進(jìn)行了測試，該實(shí)驗(yàn)臺(tái)可以輸出倆路信號并進(jìn)行混頻，一路輸出50HZ的基波信號，另一路依次輸出150、250、350、450、550HZ的信號，既3、5、7、9、11次諧波，兩路信號進(jìn)行混頻后輸入到系統(tǒng)，分別進(jìn)行1%和10%諧波含量的測試，測試結(jié)果如下：

表1 各相依次加1%的各次諧波的測試結(jié)果

表2 各相依次加10%的各次諧波的測試結(jié)果

4、結(jié)束語

本系統(tǒng)以數(shù)據(jù)處理能力強(qiáng)大的16位定點(diǎn)DSP芯片TMS320VC5409為數(shù)據(jù)的處理核心，充分的利用了DSP強(qiáng)大的數(shù)據(jù)處理能力，對采樣到的數(shù)據(jù)進(jìn)行了FFT變換和諧波分析，且改系統(tǒng)的精度較高。