數(shù)字圖像倍焦系統(tǒng)設計與實現(xiàn)綜合實例之:系統(tǒng)原理框圖
12.3系統(tǒng)原理框圖
本系統(tǒng)采用了兩片SRAM存儲器構成乒乓緩沖結構來完成視頻的采集和處理,視頻的采集和輸出部分采用了應用廣泛的SAA71XX系列。
本文引用地址:http://m.butianyuan.cn/article/201706/348793.htm數(shù)字圖像倍焦系統(tǒng)的原理框圖如圖12.3所示。
圖12.3數(shù)字倍焦系統(tǒng)原理框圖
系統(tǒng)框圖各部分模塊介紹如下
(1)VideoDecoder模塊。
視頻輸入是PAL格式的,利用VideoDecoder芯片可以將PAL格式的模擬視頻信號轉換成ITU656格式的數(shù)字視頻信號。ITU656信號就可以直接送入FPGA進行采集和處理了。
(2)VideoEncoder模塊。
視頻輸出是PAL格式的,利用VideoEncoder芯片可以將ITU656格式的數(shù)字視頻信號轉換成PAL格式的模擬視頻信號。
(3)FPGA模塊。
FPGA是系統(tǒng)的核心部分,完成所有數(shù)字信號的處理功能,包括圖像的采集、倍焦放大以及輸出等。本系統(tǒng)采用了Altera公司的ACEX1K系列的EP1K50芯片。
(4)SRAM模塊。
SRAM作為系統(tǒng)的緩沖區(qū)來完成圖像的暫存功能。SRAM需要緩存行變換后的結果,每場圖像尺寸為720´288,行變換后為720´192=138240,近似為139KB。因此,用一片256KB的SRAM就可以緩存一場行變換結果。
(5)CLOCK、POWER模塊。
CLKOCK模塊給系統(tǒng)提供時鐘電路,采用晶體振蕩器來實現(xiàn)。POWER模塊為系統(tǒng)提供電源。系統(tǒng)輸入為5V,POWER模塊可以將輸入的5V信號轉換為3.3V和2.5V電源。
下面來詳細介紹FPGA的內(nèi)部結構設計。
評論