新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于FPGA的PUSCH信道估計(jì)仿真與實(shí)現(xiàn)

基于FPGA的PUSCH信道估計(jì)仿真與實(shí)現(xiàn)

作者: 時(shí)間:2017-06-05 來源:網(wǎng)絡(luò) 收藏

在移動(dòng)通信環(huán)境中,無線信道千變?nèi)f化,接收機(jī)接收到的信號(hào)往往是信號(hào)經(jīng)反射、折射以及散射的多條路徑在不同時(shí)間點(diǎn)到達(dá)接收端的疊加??梢?,要精確估計(jì)出信道響應(yīng)值十分艱難。信道估計(jì)作為物理層的接收端算法,為信號(hào)檢測(cè)提供條件,對(duì)影像數(shù)據(jù)恢復(fù)起著至關(guān)重要的作用。因此,在接收端進(jìn)行正確可靠的信道估計(jì)研究以及應(yīng)用十分關(guān)鍵[1].一般而言,信道估計(jì)多采用LS算法,除此之外最小低秩均方算法也比較常用,LS算法簡(jiǎn)單且易實(shí)現(xiàn)[2],故本文采用LS算法。對(duì)于插值的處理本文采用一階線性插值[3],容易實(shí)現(xiàn)且能滿足對(duì)功能的需求。在數(shù)據(jù)處理方面有著優(yōu)越的性能且非常適合做并行運(yùn)算,其芯片內(nèi)部一般都含有大量的RAM和多達(dá)幾百個(gè)乘加單元,利用進(jìn)行數(shù)據(jù)處理能夠提高數(shù)據(jù)的處理速度。因此用來實(shí)現(xiàn)信道估計(jì)和插值應(yīng)用在LTE綜合測(cè)試儀開發(fā)中是一個(gè)較好的方案。

本文引用地址:http://m.butianyuan.cn/article/201706/348860.htm

基于FPGA的與實(shí)現(xiàn).pdf


關(guān)鍵詞: PUSCH 信道估計(jì)仿真 FPGA

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉