時(shí)延估計(jì)算法的FPGA實(shí)現(xiàn)

時(shí)延估計(jì)是雷達(dá)、聲納等領(lǐng)域經(jīng)常遇到的一個(gè)問題，提出了利用相關(guān)計(jì)算法實(shí)現(xiàn)時(shí)延估計(jì)，并通過互譜插值提高估計(jì)精度。結(jié)合FPGA器件特性，運(yùn)用VHDL語言編程，實(shí)現(xiàn)了整個(gè)相關(guān)算法。利用QuartusⅡ和Matlab軟件進(jìn)行了聯(lián)合仿真，結(jié)果證明了設(shè)計(jì)的正確性。

時(shí)延估計(jì)算法的FPGA實(shí)現(xiàn).pdf