新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 如何采用SystemVerilog來(lái)改善基于FPGA的ASIC原型

如何采用SystemVerilog來(lái)改善基于FPGA的ASIC原型

作者: 時(shí)間:2017-06-06 來(lái)源:網(wǎng)絡(luò) 收藏

在解決高性能復(fù)雜設(shè)計(jì)概念方面提供了一種解決方案,但是也是高投資風(fēng)險(xiǎn)的,如90nm /SoC設(shè)計(jì)大約需要2000萬(wàn)美元開(kāi)發(fā)成本.為了降低成本,現(xiàn)在可采用來(lái)實(shí)現(xiàn)ASIC.但是,但ASIC集成度較大時(shí),需要幾個(gè)來(lái)實(shí)現(xiàn),這就需要考慮如何來(lái)連接ASIC設(shè)計(jì)中所有的邏輯區(qū)塊.采用,可以簡(jiǎn)化這一問(wèn)題.
點(diǎn)擊此處下載

本文引用地址:http://m.butianyuan.cn/article/201706/349457.htm


關(guān)鍵詞: SystemVerilog ASIC FPGA

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉