基于FPGA的活套高度和張力系統(tǒng)解耦控制器設(shè)計(jì)

熱連軋系統(tǒng)大多采用活套裝置，通過其緩沖作用來吸收咬鋼過程中形成的套量，并保持恒定的小張力控制．在實(shí)際應(yīng)用中，張力的設(shè)定值既不能過大，也不可以過?。畯埩^大對帶材品質(zhì)有影響；張力過小會使活套系統(tǒng)不穩(wěn)定，不利于穩(wěn)定軋制．
傳統(tǒng)的活套控制是通過調(diào)整上游機(jī)架軋輥速度使活套高度維持在設(shè)定值附近，通過控制活套電機(jī)力矩使機(jī)架間張力恒定．在這種控制策略中，活套高度與張力控制是完全獨(dú)立進(jìn)行的，沒有考慮二者之間存在的耦合關(guān)系．而實(shí)際情況是活套高度變化時，機(jī)架間張力也發(fā)生變化，反之亦然．即活套高度與張力系統(tǒng)是一個典型的雙輸入，雙輸出耦合系統(tǒng)．此外，活套控制系統(tǒng)還與其他控制系統(tǒng)(如AGC系統(tǒng)、機(jī)架間的噴水系統(tǒng))之間存在著相互作用，這使得活套控制比較復(fù)雜消除耦合關(guān)系，使活套穩(wěn)定工作．提高產(chǎn)品的尺寸精度，已成為活套控制的一個重要課題．
為了實(shí)現(xiàn)活套高度與張力系統(tǒng)解耦控制，需建立其動態(tài)數(shù)學(xué)模型．在鞍鋼1700熱軋廠，對F3，F(xiàn)4機(jī)架間活套耦合系統(tǒng)建模，選用FPGA器件進(jìn)行了基于BP神經(jīng)網(wǎng)絡(luò)比例、積分、微分參數(shù)自學(xué)習(xí)的PID控制器的設(shè)計(jì)，為先進(jìn)的控制策略在熱軋現(xiàn)場應(yīng)用奠定了基礎(chǔ)．


1 系統(tǒng)建模
活套系統(tǒng)是非線性、時變的，要想獲取其精確的數(shù)學(xué)模型是不可能的．在過程控制中，大多數(shù)使用線性時不變模型來描述．當(dāng)過程偏離平衡點(diǎn)的變化很小時，控制系統(tǒng)的動態(tài)行為就可以用線性時不變模型來描述．這樣可避免大量非線性方程聯(lián)解的困難，即完成對非線性系統(tǒng)線性化處理．這里只考慮F3壓下、F4不動作時對系統(tǒng)建模．
1．1 活套張力系統(tǒng)建模
張力增量方程為


1．2 活套高度系統(tǒng)建模
由于活套臂的動作，產(chǎn)生角加速度，即當(dāng)活套處于動作過程中，除了承受張力矩MT、重力矩外MW、活套電機(jī)實(shí)際上還將承受一個動力矩，打破原有的平衡關(guān)系，使張力矩發(fā)生變化．由于實(shí)際的活套機(jī)構(gòu)有減速裝置，傳動比為GR，電機(jī)轉(zhuǎn)速為n，則整個活套電機(jī)輸出力矩為：

將主電機(jī)與活套電機(jī)近似為一階慣性環(huán)節(jié)，由式(5)和(13)得到系統(tǒng)的耦合框圖1．

應(yīng)該指出線性化后所得到的傳遞函數(shù)是被控對象的近似數(shù)學(xué)模型，系數(shù)是慢時變的，可作為解耦控制器(經(jīng)典傳函、奈氏方法等)的設(shè)計(jì)依據(jù)．對于絕大多數(shù)情況來說，解耦器的增益不應(yīng)該是常數(shù)．如果要達(dá)到最優(yōu)化，則解耦器必須是非線性的，甚至是適應(yīng)性的．如果解耦器是線性和定常的，那么可以預(yù)料解耦將不完善．在某些情況下解耦器的誤差可能引起不穩(wěn)定．文中采用BP神經(jīng)網(wǎng)絡(luò)整定的PID解耦控制器，進(jìn)行了仿真研究，具體算法見文獻(xiàn)．

在構(gòu)造實(shí)際的神經(jīng)網(wǎng)絡(luò)應(yīng)用系統(tǒng)時，必然要考慮到硬件實(shí)現(xiàn)問題，特定應(yīng)用下的高性能專用神經(jīng)網(wǎng)絡(luò)硬件是神經(jīng)網(wǎng)絡(luò)研究的最終目標(biāo)．為此選用FPGA器件進(jìn)行這項(xiàng)工作，采用數(shù)據(jù)驅(qū)動的脈動陣列并行處理方式，進(jìn)行了由13個神經(jīng)元組成的三層(4-6-3)電路設(shè)計(jì)．由于電原理圖設(shè)計(jì)很直觀，因此在頂層采用了電原理圖的設(shè)計(jì)方式，而功能模塊則采用VHDL，描述方式進(jìn)行設(shè)計(jì)．
基于上述方法，對于三層BP前饋神經(jīng)網(wǎng)絡(luò)硬件設(shè)計(jì)的系統(tǒng)總體框圖見圖2．


在圖2中，X1，X2，X3是神經(jīng)網(wǎng)絡(luò)的輸入，對應(yīng)于r(k)，y(k)，e(k)，Y1，Y2，Y3對應(yīng)于PID控制器的三個可調(diào)參數(shù)kp，ki，kd ROM模塊存儲的是每一神經(jīng)元對應(yīng)的權(quán)值向量(整個神經(jīng)網(wǎng)絡(luò)共需對42個權(quán)值修正)；MAC是神經(jīng)元的乘累加模塊；LUT是作用函數(shù)查找表模塊；MUX是多路選通器，負(fù)責(zé)數(shù)據(jù)流的扇入扇出．從神經(jīng)元的數(shù)學(xué)模型可以看出，其最基本也是最復(fù)雜的運(yùn)算為權(quán)值與輸入的乘累加運(yùn)算．脈動陣列結(jié)構(gòu)(Systolic結(jié)構(gòu))是一種有節(jié)奏地計(jì)算并通過系統(tǒng)傳輸數(shù)據(jù)的處理單元網(wǎng)絡(luò).Systolic結(jié)構(gòu)的優(yōu)勢在于它可以用流水線的方式實(shí)現(xiàn)矩陣向量乘法，因此這種結(jié)構(gòu)非常適合神經(jīng)網(wǎng)絡(luò)的實(shí)現(xiàn)；同時，由于其具有模塊化及規(guī)則化的特征，非常適合用數(shù)字VLSI實(shí)現(xiàn)為了便于在硬件上實(shí)現(xiàn)，考慮到運(yùn)算復(fù)雜度和速度，使用定點(diǎn)格式的數(shù)據(jù)，一般來說，16位的定點(diǎn)數(shù)是不消弱神經(jīng)網(wǎng)絡(luò)能力的最小要求．其他需要說明的是：對于前饋多層網(wǎng)絡(luò)，只用于前向傳播所需的數(shù)據(jù)精度一般可小于后向傳播所需的精度；采用常用的Wallace樹乘法器，其計(jì)算速度快，占用面積小；對于FPCA硬件來說，其可實(shí)現(xiàn)的運(yùn)算極為有限，而BP網(wǎng)絡(luò)中的作用函數(shù)是非線性的，是硬件實(shí)現(xiàn)的一個難點(diǎn)，例如BP網(wǎng)絡(luò)中的作用函數(shù)為Sigmoid函數(shù)；常用的實(shí)現(xiàn)方法是查表法，這種方法比較簡單，但需要占用較多資源，當(dāng)需要實(shí)現(xiàn)的網(wǎng)絡(luò)規(guī)模較大且精度要求較高時，查表法的實(shí)現(xiàn)有很大障礙；其他可以考慮的實(shí)現(xiàn)方法是用多項(xiàng)式去逼近這一非線性函數(shù)在硬件實(shí)現(xiàn)中，考慮到Sigmoid函數(shù)在輸入大于一定數(shù)值后即進(jìn)入飽和區(qū)的特點(diǎn)，只對原點(diǎn)附近的函數(shù)值進(jìn)行存儲，可節(jié)約大量資源并簡化問題，其工作效果與非查表方式實(shí)現(xiàn)的仿真軟件很接近．神經(jīng)網(wǎng)絡(luò)硬件實(shí)現(xiàn)的優(yōu)勢主要是速度快，尤其當(dāng)運(yùn)算量大時，其優(yōu)越性才能體現(xiàn)出來．在實(shí)時控制中，特別是在高速軋制過程中，先進(jìn)的控制算法其運(yùn)算的快速性是尤為重要的，是在工業(yè)控制中能夠應(yīng)用的前提學(xué)習(xí)算法的硬件實(shí)現(xiàn)面臨著兩個難題，一是數(shù)據(jù)流控制復(fù)雜，二是數(shù)據(jù)精度對收斂性的影響．關(guān)于數(shù)據(jù)精度對收斂性的影響，為簡化起見，評價函數(shù)選擇為誤差的平方和．

將式(17)離散化，實(shí)際的活套臂長度為796mm，在線性工作點(diǎn)處對應(yīng)的套高285 mm，對活套高度附加15％左右，即幅度為40mm的階躍擾動信號．神經(jīng)網(wǎng)絡(luò)的結(jié)構(gòu)4-6-3，加權(quán)系數(shù)初始值取區(qū)間[-0．5，0．5]上的隨機(jī)數(shù)，輸入模式選為r(k)，y(k)，e(k)，1．學(xué)習(xí)速率η=0．34，慣性系數(shù)α＝0．06．解耦后的帶鋼張力變化曲線如圖3所示．

仿真結(jié)果表明，基于上述的控制策略，系統(tǒng)在滿足活套高度增量設(shè)定的同時，活套張力波動較小，在500ms時張應(yīng)力的變化為-0．2N·mm-2在800ms時張應(yīng)力的變化為-0．05N·mm-2，從而實(shí)現(xiàn)了活套高度與張力耦合系統(tǒng)的解耦控制．

3 結(jié)語
如何將神經(jīng)網(wǎng)絡(luò)的控制算法固化到專用的芯片上，以解決高速軋制過程與復(fù)雜控制算法計(jì)算耗時的矛盾，是實(shí)際熱軋現(xiàn)場能夠應(yīng)用的前提．基于上述分析，本文設(shè)計(jì)了相關(guān)的仿真軟件，并用FPGA實(shí)現(xiàn)了一個采用BP算法能夠進(jìn)行片上學(xué)習(xí)的前饋多層網(wǎng)絡(luò)模型．