半導體制造新工藝層出不窮 數(shù)字飆升的背后

　　對任何半導體產(chǎn)品來說，工藝永遠是繞不過去的檻。工藝基本上決定了處理器的性能檔次、性能功耗比水平——當然半導體架構設計和優(yōu)化也會起到很大的作用，但是工藝帶來的改善是根本的、具有決定性意義的，是任何優(yōu)化都難以企及的。目前，業(yè)內(nèi)最重要的代工企業(yè)臺積電和三星在工藝的發(fā)展上越來越激進，10nm、7nm等新工藝層出不窮。那么，這些新工藝帶來了怎樣的優(yōu)勢?本文就帶你一探究竟。

　　說起工藝，人們往往會想到英特爾。的確，英特爾擁有著全球綜合性能最強悍的半導體制造能力，其工藝無論在頻率、功耗還是面積等重要指標上幾乎都是同代次中最先進的。不過英特爾的工藝再好，主要還是給自家產(chǎn)品使用，由于商業(yè)競爭等原因，在移動SoC這樣對工藝極端敏感的產(chǎn)品上基本看不到英特爾的身影。好在三星在代工行業(yè)日趨壯大，成為高通等芯片設計廠商的伙伴，同時也成為了第一大代工企業(yè)臺積電的最大競爭對手。在新一代SoC產(chǎn)品和其他重要產(chǎn)品上，三星和臺積電的步伐深刻影響了產(chǎn)業(yè)界的發(fā)展速度，而且還不止它倆!

　　即將到來的10nm時代

　　目前14nm工藝已經(jīng)使用了兩三年之久，下一個重要的產(chǎn)業(yè)節(jié)點將是10nm。在10nm時代，三星和臺積電將帶來大量先進技術供客戶選擇。

　　三星：多版本進入10nm

　　從2016年開始，三星就在10nm工藝上不斷取得進展。其10nm LPE工藝在2016年10月就已經(jīng)開始生產(chǎn)，并逐漸推出多代次、面向不同客戶的版本。從14nm產(chǎn)品來看，三星推出了LPE、LPP、LPC和LPU四個版本，其中LPE是指Low Power Early，也就是早期的低功耗版本，是三星專門為低功耗設備推出的新工藝;LPP是指Low Power Plus，這個工藝是為高性能處理器推出的;LPC是指Low Power Compact，專門為注重面積的客戶提供的成本優(yōu)化版本;至于LPU，則是功耗、性能方面表現(xiàn)最出色的版本。

　　▲三星展示的10nm工藝晶圓

　　在10nm上，三星將不推出LPC版本，只有LPE、LPP和LPU版本。根據(jù)三星的安排，LPE版本在2016年底已經(jīng)開始試產(chǎn)，具體產(chǎn)品也已經(jīng)上市，LPP版本則將在2017年底開始生產(chǎn)，LPU版本被安排到了2018年底，基本上是一年一代的節(jié)奏。有關LPE版本和LPP版本的信息，三星給出了很多內(nèi)容，不過LPU三星則沒有任何消息透露，因此目前尚不能確定LPU是從哪個方面(比如頻率、功耗或者面積)給予優(yōu)先優(yōu)化—這往往和重要客戶的訂單以及市場競爭有關，據(jù)猜測10nm LPU可能針對超小型、超低功耗的IC，但是三星對此閉口不言。

　　▲三星展示自己的半導體工藝發(fā)展歷史，10nm時代驅動電壓會降低至0.7V。

　　▲三星首款10nm產(chǎn)品Exynos 8895已經(jīng)上市

　　三星宣稱，目前所使用的14nm LPP版本工藝相比廣泛、成熟應用的28nm LPP，能夠最多降低60%的功耗(頻率相同且處理器復雜度相同)或者提升40%的性能(功耗相同且處理器復雜度相同)，面積最多能夠縮小50%。10nm方面，10nm LPE相比14nm LPE，上述三個關鍵數(shù)據(jù)分別是40%、27%和30%，10nm LPE即使面對比較出色的14nm LPP，也有30%、大于10%和30%的優(yōu)勢。在10nm產(chǎn)品內(nèi)部相比的話，10nm LPP相比10nm LPE，又可以帶來約15%和約10%提升(面積方面沒有變化)。

　　臺積電：今年量產(chǎn)10nm

　　看完了三星，再來看臺積電。臺積電方面10nm進展沒有三星這么激進，臺積電目前主推的CNL10FF工藝已經(jīng)在公司的GigaFabs 12/15兩個晶圓廠內(nèi)獲得了生產(chǎn)許可，產(chǎn)能在2017年開始爬坡。臺積電計劃在2017年使用10nm工藝制造40萬片晶圓。考慮到臺積電是蘋果、英偉達等無晶圓廠商的主要代工企業(yè)，因此蘋果新一代iPhone和英偉達的新產(chǎn)品將有可能是用10nm工藝。

　　臺積電在10nm工藝上的進展也很迅速。需要說明的是，由于臺積電在16nm工藝上比較謹慎，前面還有個半代的20nm工藝試水，因此16nm相比前代28nm(實際上臺積電的20nm工藝和16nm工藝所使用的掩模尺寸相同)實際面積縮減不到50%，而同期三星做到了50%縮減—請注意，這并不意味著臺積電16nm工藝制造的產(chǎn)品面積一定會比三星14nm工藝制造的產(chǎn)品面積大。雖然掩模尺寸一樣，但相比沒有啟用FinFET技術的20nm，16nm FinFET在功耗和性能上還是非常卓越的。臺積電的16nm推出了兩個版本，分別是16nm FF和16nm FF+，后者相比前者進一步優(yōu)化了FinFET，同時在功耗和漏電控制方面進行了優(yōu)化，整體性能得到了很大提升。

　　在10nm時代，由于整體換用了全新的工藝(再加上20nm到16nm轉換時臺積電步子邁得小了一點)，因此最終臺積電的10nm FF相比目前廣泛使用的16nm FF除了在功耗上有40%的優(yōu)勢、性能上有20%的優(yōu)勢外，面積上則帶來了高達50%的面積縮減(相比之下三星的10nm對比14nm面積縮減只有大約30%)。芯片面積的縮減在注重成本的產(chǎn)品上非常重要，這意味著一張晶圓能夠切割出更多的芯片，實現(xiàn)更低的成本。不過，臺積電目前只規(guī)劃了一代10nm產(chǎn)品，并沒有像14nm那樣至少規(guī)劃2代產(chǎn)品出來。臺積電在10nm上進入得比三星稍晚了一點，但是即將在7nm上迎頭趕上—臺積電計劃在2018年就進入7nm時代，推出CLN7FF工藝。7nm工藝被認為是繼28nm、14nm后的又一個重要的工藝節(jié)點，因此頗受各大廠商的關注。