基于FPGA與AD5422的PLC模擬量擴展單元的設(shè)計　

作者/ 鮑長君 上海龍誠自動化系統(tǒng)有限公司(上海 200086)

鮑長君(1985-)，男，碩士，中級工程師，研究方向：嵌入式系統(tǒng)。

摘要：本文設(shè)計了一種以FPGA為核心，基于AD5422實現(xiàn)多路高精度輸出的PLC模擬量擴展單元模塊。設(shè)計先對現(xiàn)有的方案進行了分析和討論，之后對FPGA內(nèi)部相關(guān)處理機制和實現(xiàn)方案做了詳盡的論述，經(jīng)過仿真和測試驗證了設(shè)計的可行性。相比于傳統(tǒng)的模擬量擴展單元模塊，本系統(tǒng)具有處理速度快、方便、靈活，電路精簡，抗干擾能力強等優(yōu)點。

1 系統(tǒng)總體設(shè)計

1.1 方案論述

　　工業(yè)自動化控制系統(tǒng)經(jīng)常需要用到4~20mA 或者±5V等模擬量信號，用以控制變頻器等需要模擬信號輸入控制的設(shè)備，而模擬量擴展單元也是PLC產(chǎn)品重要的擴展單元之一。一個良好的模擬量擴展單元產(chǎn)品的設(shè)計希望不僅能夠保證系統(tǒng)運行的可靠性，還希望系統(tǒng)設(shè)計能夠非常精簡，有足夠的魯棒和可擴展性，在成本性、能等各方面組合成一個最優(yōu)的結(jié)果。是PLC模擬量擴展單元產(chǎn)品設(shè)計一直追求和努力的方向。

　　傳統(tǒng)的模擬量輸出擴展單元結(jié)構(gòu)如圖1，其工作原理是：1、FPGA將擴展通信總線上的數(shù)據(jù)通過SPI通信隔離器進行電器隔離，然后將數(shù)據(jù)交互給MCU;2、由MCU負責數(shù)據(jù)的轉(zhuǎn)換和進行相關(guān)的配置工作，并通過MCU的SPI接口控制輸出的DAC獲得相應(yīng)的模擬電壓或者電流輸出值。

　　不難看出，F(xiàn)PGA和MCU之間通過SPI通信，MCU和DAC之間也通過SPI通信，如果我們能把MCU的工作都集成到FPGA內(nèi)完成，那方案就可以省略MCU，由FPGA直接控制DAC實現(xiàn)功能。但是在省略MCU前要對現(xiàn)有方案做以下進一步的分析。

1.2 實現(xiàn)多DAC的SPI接口級聯(lián)方式

　　在使用傳統(tǒng)MCU控制DAC的回路設(shè)計時，MCU有足夠的IO口可以單獨或者級聯(lián)控制DAC芯片，但是如果換用FPGA來直接替換MCU控制，則會因為需要更多的數(shù)據(jù)隔離通道使得物料成本上升，因此，若想FPGA直接控制DAC，則最好所有的DAC能進行級聯(lián)設(shè)計，即通過一個SPI隔離器和少數(shù)光耦實現(xiàn)全部的通信和控制功能。

　　參考AD5422 芯片數(shù)據(jù)手冊，實際上該芯片具有多片菊花鏈連接方式，只要設(shè)計得當，多個DAC就可以在同一個SPI接口上級聯(lián)工作，圖2是AD5422的原廠數(shù)據(jù)表關(guān)于菊花鏈連接的結(jié)構(gòu)圖^[1]。

1.3 每個DAC的硬件清零信號處理方法

　　應(yīng)對開機復(fù)位或者某些緊急情況，DAC需要實現(xiàn)硬件清零工作。關(guān)于DAC硬件清零腳的設(shè)計，我們可以用FPGA閑置的IO腳通過光耦隔離后來控制它。當然若想每個DAC都可以獨立完成清零的工作，則需要由軟件通信的方法控制相應(yīng)的寄存器來實現(xiàn)軟件清零。

1.4 MCU需要完成的任務(wù)內(nèi)容

　　從PLC編程給模擬量輸出擴展的數(shù)據(jù)以及相應(yīng)的AD5422原廠數(shù)據(jù)表看， MCU需要在這個中間環(huán)節(jié)完成以下幾個任務(wù)：

　　1)復(fù)位，取消復(fù)位，清零，初始化DAC芯片;

　　2)拆分SPI數(shù)據(jù)，完成各DAC量程，輸出使能等相關(guān)的配置工作;

　　3)完成數(shù)據(jù)轉(zhuǎn)換：包括單極性和雙極性數(shù)據(jù)轉(zhuǎn)換，數(shù)據(jù)位數(shù)擴充，數(shù)據(jù)加偏移量等工作;

　　4)完成DAC狀態(tài)相關(guān)回讀工作，包括DAC電流輸出斷線報警，芯片過熱等異常情況。

1.5 FPGA直接控制DAC的設(shè)計方案

　　綜合以上的設(shè)計分析，我們修改了整體硬件設(shè)計方案，由FPGA直接控制DAC的設(shè)計方案如圖3所示。這樣MCU要完成的工作就必須在FPGA內(nèi)處理完成^[2]。

2 FPGA內(nèi)部具體設(shè)計實現(xiàn)的方案

2.1 FPGA的數(shù)據(jù)處理流程