MIPS CPU多線程技術(shù)解析

對(duì)于ImaginaTIon來說，充分利用可用的硬件資源是我們的設(shè)計(jì)準(zhǔn)則。我們的圖形處理器以基于貼圖的延遲渲染架構(gòu)著稱，這樣就確保不會(huì)浪費(fèi)時(shí)間去渲染那些不會(huì)在屏幕上顯示的像素點(diǎn)。

同樣的，確保硬件資源的優(yōu)化利用也是將多線程技術(shù)引入到MIPS CPU中的一個(gè)原因。自那以后，在嵌入式CPU市場(chǎng)中多線程便是MIPS CPU一個(gè)出色的特性。

盡管多線程已經(jīng)出現(xiàn)很多年了，但是不管是CPU業(yè)內(nèi)人士還是行業(yè)外的很多人都不是很清楚的理解多線程CPU所能帶來的好處。

為了向大家解釋，來自ImaginaTIon的David Lau編寫了一篇白皮書，他是MIPS部門軟件、架構(gòu)和調(diào)試第二負(fù)責(zé)人，這篇白皮書對(duì)多線程技術(shù)進(jìn)行了高層次的技術(shù)介紹，解釋了什么是多線程以及為什么比單線程處理器更具優(yōu)勢(shì)。

從本質(zhì)上看，多線程能夠讓CPU在每個(gè)時(shí)鐘周期完成更多的操作，這通常會(huì)帶來整體性能的提升。這種性能的增長(zhǎng)主要出現(xiàn)在一些特定的場(chǎng)合，而且不同的多線程應(yīng)用性能增長(zhǎng)也有所不同，但是研究發(fā)現(xiàn)性能的增長(zhǎng)范圍從15%至226%。

如下圖所示，多線程處理器能夠同時(shí)執(zhí)行多個(gè)任務(wù)，而單線程只能等待數(shù)據(jù)，停滯不前。

圖1 單CPU流水線單線程的執(zhí)行

圖2 單CPU流水線多線程的執(zhí)行

然而不是所有的多線程都是相等的，正如白皮書中解釋的那樣，有多種不同的實(shí)現(xiàn)方式，比如粗粒度多線程、細(xì)粒度多線程和同步多線程（SMT）。

Creator Ci40 IoT開發(fā)套件是基于雙核550MHz InterApTIv MIPS處理器設(shè)計(jì)的，支持細(xì)粒度硬件多線程。而最新最高級(jí)的MIPS CPU如Warrior系列I6400和I6500則支持SMT。

基于InterApTIv MIPS處理器的Creator Ci40 IoT開發(fā)套件支持細(xì)粒度硬件多線程

目前這篇白皮書可以在我們網(wǎng)站的開發(fā)者社區(qū)下載，如果你有興趣及時(shí)了解Imagination和MIPS最新的消息和更新，請(qǐng)關(guān)注我們的Twitter@Imagination Tech，@MIPSguru， @MIPSdev 和官方LinkedIn， Facebook 以及Google+賬號(hào)。

英文鏈接： https://imgtec.com/blog/hardware-multi-threading-primer/