FPGA電路必須遵循的原則和技巧

在調(diào)試FPGA電路時(shí)要遵循必須的原則和技巧，才能降低調(diào)試時(shí)間，防止誤操作損壞電路。通常情況下，能夠參考以下步驟執(zhí)行 FPGA硬件系統(tǒng)的調(diào)試。

（1）最先在焊接硬件電路時(shí)，只焊接電源部分。運(yùn)用萬(wàn)用表執(zhí)行 測(cè)試，排除電源短路等情況后，上電測(cè)量電壓能不能正確。
（2）然后焊接FPGA及相關(guān) 的下載電路。再次測(cè)量電源地之間能不能有短路現(xiàn)象，上電測(cè)試電壓能不能正確，然后將手排除靜電后觸摸FPGA有無(wú)發(fā)燙現(xiàn)象。
假如此時(shí)出現(xiàn)短路，通常是去耦電容短路造成，所以在焊接時(shí)通常先不焊去耦電容。FPGA的管腳粘連也可能造成短路，這時(shí)須要比較電路圖和焊接仔細(xì)查找有無(wú)管腳粘連。
假如出現(xiàn)電壓值錯(cuò)誤，通常是電源芯片的外圍調(diào)壓電阻焊錯(cuò)，或者電源的承載力不夠造成的。若是后者，則須要選用負(fù)載能力更強(qiáng)的電源模塊執(zhí)行 替換。假如 FPGA的I/O管腳與電源管腳粘連，也可能出現(xiàn)電壓值錯(cuò)誤的現(xiàn)象。
假如出現(xiàn)FPGA發(fā)燙，通常是出現(xiàn)總線沖突的現(xiàn)象。這種情況下須要仔細(xì)檢驗(yàn)外圍總線能不能出現(xiàn)競(jìng)爭(zhēng)疑問(wèn)。特別是多片存儲(chǔ)器共用總線時(shí)刻，比如ASRAM和Flash芯片復(fù)用一套總線，假如片選信號(hào)同時(shí)有效就出現(xiàn)總線的沖突。
（3）以上步驟均議決后，將電路板上電運(yùn)行。然后把下載電纜接到JTAG接口上，在主機(jī)中運(yùn)行Quartus II軟件，并打開(kāi)Programmer編程器，單擊其中的“Auto Detect”按鈕執(zhí)行 FPGA下載鏈路自動(dòng)檢測(cè)。若能正確檢測(cè)到FPGA，表明配置電路是正確連接的。
自動(dòng)檢測(cè)FPGA下載鏈路如圖所示。

4）焊接時(shí)鐘電路、復(fù)位電路及數(shù)碼管電路，并向FPGA下載一個(gè)數(shù)碼管跑馬燈程序。若程序能夠正確運(yùn)行，表明 FPGA已經(jīng)能夠正常工作了。
（5）結(jié)尾焊接所有其他電路，并執(zhí)行 整體功能測(cè)試。