新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 輸出跟蹤和時序控制幫助提高FPGA可靠性

輸出跟蹤和時序控制幫助提高FPGA可靠性

作者: 時間:2017-10-20 來源:網絡 收藏

  為給DSP、ASIC、和微處理器的負載點供電而引起的電壓輸入軌數目的增多使得電源設計更加具有挑戰(zhàn)性。特別是由于系統(tǒng)功率和工作頻率要求的增加,造成基礎設施、工業(yè)和工廠自動化設備對噪聲和其他不可預測事件更加敏感。例如,系統(tǒng)啟動時的錯誤輸入電壓會引起系統(tǒng)閂鎖、可靠性問題甚至系統(tǒng)故障。

本文引用地址:http://m.butianyuan.cn/article/201710/366841.htm

  本文討論如何針對或微處理器配置各種電壓輸出跟蹤和選項,來幫助實現(xiàn)靈敏多電源軌系統(tǒng)的正確啟動和關斷。我們還將分析比率和同步跟蹤設置,用于防止的內置靜電放電二極管 (ESD) 在上升和下降輸出期間偏壓或過度受壓。這些配置可顯著提升系統(tǒng)可靠性,這對保證廣泛的基礎設施系統(tǒng)和工廠車間工業(yè)設備的生產率和正常運行時間非常重要。

  系統(tǒng)配置

  圖1顯示了針對FPGA的典型應用電路配置。從3.3V最高輸入軌到2.5V第二輸入軌,我們發(fā)現(xiàn)一組背對背ESD二極管配置充當內部保護電路。另一組背對背ESD二極管配置是從第二輸入軌至第三輸入軌。

  圖1. FPGA輸入框圖

  我們假設一種最高輸入軌(在這個例子中為3.3V)最先啟動的情況。然后,其將2.5V輸出軌預偏置至約1.9V,將1.8V軌預偏置至1.2V。類似地,如果1.8V軌首先啟動,則其對2.5V和3.3V軌進行預偏壓。在任一種情況下,ESD二極管都必須在啟動期間導電。圖2顯示了3.3V輸入軌的電壓信號及其在啟動前發(fā)送至2.5V軌的信號。流經ESD二極管的充電電流取決于啟動壓擺率、2.5V輸出電容以及任何負載。以1.8V輸出軌執(zhí)行相同的啟動情景會顯示類似的電壓信號。

  圖2. 3.3V和2.5V預偏置的啟動波形

  每當ESD二極管導電時,其可靠性就會下降。圖3顯示了當2.5V輸入源未設定為帶有預偏置啟動功能時3.3V和2.5V軌會發(fā)生什么情況??梢钥吹?,F(xiàn)PGA的內置ESD二極管在2.5V軌啟動時受到壓力。因此,使用帶有預偏置啟動功能的電源可避免該問題和防止系統(tǒng)可能出現(xiàn)的閂鎖。正確的配置降壓穩(wěn)壓器的輸出電壓跟蹤功能可確保所有系統(tǒng)電源軌一起正確軟啟動,并防止ESD二極管導電。這個簡單步驟可提升系統(tǒng)可靠性和避免任何意外的系統(tǒng)電源閂鎖。

  圖3. 3.3V和2.5V的啟動波形

  集成式FET DC/DC轉換器

  圖4顯示了輸入電壓范圍為2.7V - 5.5V的2A DC/DC轉換器的典型應用電路。只使用了幾個外圍元件,包括需要的電阻、電容和電感。轉換器集成了補償電路和功率MOSFET來保證設計可靠性、最小元件數目和可達95%的高效率。

  圖4. ISL8002B的典型應用原理圖

  轉換器的引腳5同時提供軟啟動 (SS) 和輸出跟蹤 (TR) 功能。當該引腳連接高電平時,軟啟動時間在內部設置為1ms。但是,使用外圍元件可實現(xiàn)各種軟啟動方案。圖5顯示了如何使用SS/TR功能來編程外部軟啟動時間。

  圖5. 外部軟啟動配置

  通過設置軟啟動電阻RSS和電容CSS可調整軟啟動時間。相應的近似關系如式1所示:

  式1

  另外還可配置該軟啟動功能來跟蹤其他輸出。圖6顯示了Vout1-Vout2的比率跟蹤配置。

  圖6. Vout1-Vout2的比率跟蹤

  此外,還可以通過將兩個SS/TR連接到一起來使兩個輸出電壓同時上升。類似地,關斷功能還可相互進行比率跟蹤,如同式1中描述的軟啟動時間一樣。

  同步跟蹤配置如圖7所示。只需添加一個電阻分壓器,其比率與其在反饋回路中的輸出電壓感測分壓器的比率相同。在此情況下,所有輸出電壓按照主軌以相同的電壓和斜率上升。通常,所有其他輸出軌應當跟蹤最高電壓軌。然后,每個輸出將在達到其穩(wěn)定點后分支。通過很好地控制所有輸出軌的啟動和關斷,可防止圖1的內置ESD二極管導電或正向偏置。最重要的是,該設計技術可防止系統(tǒng)可靠性下降、閂鎖以及更壞的情況:系統(tǒng)故障。

  圖7. Vout1 - Vout2的同步跟蹤

  結束語

  諸如ISL8002B等集成FET式步降穩(wěn)壓器,為加電和斷電期間的電壓跟蹤提供了大量易于使用的解決方案。任何系統(tǒng)電壓跟蹤需求幾乎都可以使用本文討論的電路進行配置。這些配置不限于兩個穩(wěn)壓器,因為它們能用于系統(tǒng)中的任何數量的電壓軌。只需要將所有SS/TR引腳連接到一起即可進行比率跟蹤。另外還可使用電阻分壓器來對系統(tǒng)進行同步跟蹤編程。無論是比率跟蹤還是同步跟蹤方法均可防止ESD二極管承受不必要的壓力,從而提高系統(tǒng)的整體可靠性。

  作者簡介

  Tu Bui是Intersil公司的工業(yè)與基礎設施產品應用工程經理。他負責開關穩(wěn)壓器產品研發(fā)及所有相關客戶應用支持工作。在加入Intersil之前,Bui先生是ATT貝爾實驗室的Technical Staff Design Engineer成員,在那里他研發(fā)和推出了超過20種世界級產品及產品族。Bui先生擁有亞利桑那大學的電氣工程學士學位 (BSEE) 和南方衛(wèi)理公會大學的工程管理碩士學位。



關鍵詞: FPGA 時序控制

評論


相關推薦

技術專區(qū)

關閉