適用于2G/3G/4G的無線終端基帶芯片

　　移動(dòng)通信系統(tǒng)發(fā)展數(shù)十年，一直為追求更高的頻譜效率而進(jìn)行技術(shù)更新，從2G時(shí)代的GMSK，到3G時(shí)代的CDMA，到4G時(shí)代的OFDM。同時(shí)，大規(guī)模集成電路的設(shè)計(jì)技術(shù)與生產(chǎn)技術(shù)，也有了從幾百納米到幾十納米的時(shí)代變化。系統(tǒng)越來越大的帶寬需求，意味著對(duì)終端芯片平臺(tái)越來越高的處理能力要求。系統(tǒng)從2G 到4G的發(fā)展，無線網(wǎng)絡(luò)本身的發(fā)展也是需要一個(gè)較長(zhǎng)的時(shí)間與過程，且對(duì)已有的2G和3G網(wǎng)絡(luò)的淘汰也不可能在一夜間完成，于是對(duì)終端芯片平臺(tái)也提出了自適應(yīng)的隨網(wǎng)絡(luò)演進(jìn)而變化的需求，即多種模式自動(dòng)切換的工作模式需求。本文將從幾種無線通信系統(tǒng)對(duì)終端基帶芯片的需求開始討論，介紹一種由簡(jiǎn)約納電子公司設(shè)計(jì)完成的適用于2G/3G/4G的軟件無線終端基帶芯片平臺(tái)。

　　1. 現(xiàn)有4G終端基帶芯片的狀況

　　如下圖1所示，4G無線通信系統(tǒng)基礎(chǔ)技術(shù)是OFDM。OFDM系統(tǒng)信號(hào)是時(shí)頻域都存在的陣列信號(hào)。時(shí)頻域信號(hào)間的變換，信道估計(jì)與MIMO檢測(cè)等大量陣列信號(hào)的處理，需要大量并行的矢量處理。高度并行的矢量處理器正應(yīng)OFDM系統(tǒng)陣列信號(hào)處理需求而生。 多核多線程內(nèi)核加上向量處理器是4G基帶芯片架構(gòu)的大勢(shì)所趨。

　　圖1:OFDM系統(tǒng)陣列信號(hào)處理示意圖

　　從已發(fā)表的有關(guān)無線終端基帶處理器的文獻(xiàn)和資料來看，業(yè)界在可編程和矢量處理應(yīng)用方面已有許多進(jìn)展，有如表1所示。

　　表1：基帶處理器中的處理能力

　　其它的還有IMEC 的ADRES，Michigan University 的ArdBerg等。

　　2. 2G/3G/4G的終端基帶系統(tǒng)需求分析

　　終端系統(tǒng)需求分為兩個(gè)方面，一是功能需求，一是性能需求。本章節(jié)通過抽象架構(gòu)示意圖說明，2G/3G/4G幾個(gè)系統(tǒng)的功率需求；再逐步分析，不同的系統(tǒng)在性能上的需求。性能需求的分析，本文從系統(tǒng)帶寬，采樣率，到鏈路算法處理的復(fù)雜度分析入手。

　　2.1 無線通信終端基帶平臺(tái)的抽象架構(gòu)

　　圖2：無線通信終端基帶平臺(tái)的抽象架構(gòu)

　　功能需求如上圖2所示，所有的終端基帶系統(tǒng)都需要完成：

　　● 跟射頻信號(hào)的接口以及對(duì)射頻電路的頻率和增益的控制；

　　● 對(duì)上下行鏈路信號(hào)的處理，調(diào)制解調(diào)電路（或者算法），接收均衡與解碼電路（或者算法），對(duì)增益/頻率/功率的環(huán)路控制；

　　● 對(duì)通信鏈路的建立保持釋放等高層協(xié)議功能。

　　這些功能在不同的芯片上，構(gòu)建不同的系統(tǒng)架構(gòu)時(shí)，會(huì)有不同的軟硬件的分工。

　　2.2 2G/3G/4G系統(tǒng)的性能需求

　　圖3:2G/3G/4G系統(tǒng)性能需求示意圖

　　2G 是以語音通信為主的系統(tǒng)，3G是兼顧語音通信和數(shù)據(jù)通信的系統(tǒng)，4G是以高速數(shù)據(jù)通信為主體的系統(tǒng)。2G空中接口的帶寬小于200khz，能提供幾百 Kbps的數(shù)據(jù)流量；而3G帶寬約2Mhz，提供幾MBps數(shù)據(jù)流量；4G帶寬高于20MHz，提供超過100MBps數(shù)據(jù)流量。2G和3G射頻接口簡(jiǎn)單，1個(gè)接收通道，1個(gè)發(fā)射通道，基帶信號(hào)的采樣率2G在1MHz左右（以4倍過采樣為例），3G約10MHz；4G的射頻接口有MIMO的模式，2--4個(gè)接收通道，1--2個(gè)發(fā)射通道，且基帶信號(hào)的采樣率大于30MHz。系統(tǒng)的基礎(chǔ)技術(shù)2G是GMSK調(diào)制方式和卷積碼；鏈路處理算法簡(jiǎn)單，處理的數(shù)據(jù)量低；3G 是CDMA調(diào)制方式，卷積碼加Turbo碼，需要采用匹配濾波器和Turbo 解碼等比較復(fù)雜的算法，但處理的數(shù)據(jù)量還比較低；4G采用OFDM技術(shù)，卷積碼加Turbo碼，鏈路處理需要采用MIMO檢測(cè)和Turbo解碼等比較復(fù)雜的算法，且處理數(shù)據(jù)量相對(duì)于2G和3G大幅度提高，高層協(xié)議棧也需要有較大的數(shù)據(jù)流量處理的技術(shù)。以此為系統(tǒng)性能需求的基礎(chǔ)，可以分析得到物理層的運(yùn)算量 2G每秒低于50MOPS的需求量，3G約每秒小于500MOPS，4G超過5000MOPS。高層協(xié)議棧處理，2G約每秒10MOPS左右，3G每秒小于100MOPS，而4G超過1000MOPS。對(duì)緩存的數(shù)據(jù)區(qū)域的需求：2G物理層低于128KBytes，高層協(xié)議棧低于256Kbytes；3G物理層小于512KBytes，高層協(xié)議棧小于5Mbytes；4G物理層超過2MBytes，高層協(xié)議棧超過20Mbytes。

　　2.3 無線通信終端基帶平臺(tái)的需求分析小結(jié)

　　綜上所述，從2G到4G的終端基帶平臺(tái)有著非常相似的系統(tǒng)功能架構(gòu)，但由于系統(tǒng)帶寬和基礎(chǔ)技術(shù)的革命性變化，在性能需求上有著從量變到質(zhì)變的飛躍。但相類似的功能架構(gòu)，引導(dǎo)著架構(gòu)設(shè)計(jì)者追尋一種可以兼顧幾個(gè)時(shí)代的終端基帶平臺(tái)。本文所述的方案則是這樣的一個(gè)平臺(tái)。

　　3. 基于定制方式的多模架構(gòu)設(shè)計(jì)

　　由于4G的網(wǎng)絡(luò)建設(shè)還需要一段時(shí)間，4G終端芯片在架構(gòu)設(shè)計(jì)時(shí)，需要考慮以多模的架構(gòu)兼容2G/3G的需求，以便于終端在網(wǎng)絡(luò)中移動(dòng)時(shí)可以充分的享用網(wǎng)絡(luò)的資源。

　　在 2G時(shí)代，傳統(tǒng)的芯片架構(gòu)設(shè)計(jì)方案將其中物理層的部分采用電路邏輯實(shí)現(xiàn)，高層協(xié)議則由一個(gè)可編程的內(nèi)核電路來運(yùn)行相應(yīng)的軟件。3G/4G時(shí)代，傳統(tǒng)的思路是繼承前者已有的電路，增加新的電路邏輯來實(shí)現(xiàn)物理層的部分，然后增加可編程內(nèi)核的能力或者多個(gè)可編程內(nèi)核來運(yùn)行高層協(xié)議。于是，形成了如圖4所示的傳統(tǒng)多模架構(gòu)。

　　圖4：傳統(tǒng)多?；鶐酒軜?gòu)

　　這種的架構(gòu)的好處是，開發(fā)周期相對(duì)短，2G和3G的物理層已經(jīng)穩(wěn)定工作，但主要缺陷是邏輯電路的面積也較大，從而導(dǎo)致芯片成本較高。

　　4. SL3000系統(tǒng)架構(gòu)介紹

　　SL3000芯片是簡(jiǎn)約納基于對(duì)2G/3G/4G終端基帶系統(tǒng)的理解，設(shè)計(jì)實(shí)現(xiàn)完成的一顆多模芯片。不同于定制電路（ASIC）的設(shè)計(jì)思路，SL3000的物理層采用分布式的多個(gè)向量處理器的架構(gòu)，適用于2G/3G/4G多個(gè)不同的物理層算法運(yùn)行；另外一個(gè)子系統(tǒng)也是由多個(gè)可編程的內(nèi)核構(gòu)成，以便于高層多模協(xié)議棧軟件運(yùn)行。這兩個(gè)子系統(tǒng)獨(dú)立運(yùn)行在不同的時(shí)鐘域，根據(jù)系統(tǒng)負(fù)載可以采用各自最合適的工作頻率。

　　4.1 SL3000的系統(tǒng)框圖

　　圖5：SL3000的系統(tǒng)架構(gòu)

　　4.2 SL3000子系統(tǒng)功能簡(jiǎn)介

　　如圖5所示，SL3000內(nèi)部分為兩個(gè)大的子系統(tǒng)：L23子系統(tǒng)和PHY子系統(tǒng)。L23子系統(tǒng)由兩個(gè)SL-Core構(gòu)成，每個(gè)SL-Core子系統(tǒng)中有獨(dú)自的Cache和RAM，以及DMA控制器和加解密模塊。兩個(gè)SL-Core之間有1Mbytes的共享內(nèi)存。L23子系統(tǒng)還包含100M的GMAC控制器，USB2.0控制器，DDR 控制器等外設(shè)接口，為高速的數(shù)據(jù)通路提供接口。內(nèi)核子系統(tǒng)與外設(shè)之間通過專有的網(wǎng)絡(luò)互聯(lián)互通。

　　圖6：不同信號(hào)處理要求不同的矢量處理器結(jié)構(gòu)

　　PHY子系統(tǒng)由6個(gè)VE（Vector Engine）構(gòu)成。如圖6所示，由于在不同的信號(hào)處理階段，信號(hào)本身具有不同的特征，需要矢量處理器也具有不同的特征。

　　其中三個(gè)VE是并行處理16位位寬的數(shù)據(jù)處理器，適用于通信鏈路中的I/Q數(shù)據(jù)處理的算法（例如均衡，匹配濾波，MIMO檢測(cè)，F(xiàn)FT等等）；一個(gè)VE是并行處理8位位寬的數(shù)據(jù)處理器，適用于通信鏈路中的軟符號(hào)的處理（例如QAM解映射，HARQ軟合并等算法）；一個(gè)VE是并行處理1位位寬的數(shù)據(jù)處理器，適用于比特編解碼算法（例如CRC計(jì)算，加解擾等）；一個(gè)是Turbo解碼器，適用于3G/4G中的Turbo碼的處理。按照鏈路處理的需求，比特處理的 VE也承擔(dān)整個(gè)物理層調(diào)度的功能，它可以通過特定接口訪問其他幾個(gè)VE的內(nèi)存空間，方便進(jìn)行整個(gè)流程與時(shí)序的控制調(diào)度。其他幾個(gè)VE兩兩之間有特定的通路進(jìn)行通信互聯(lián)，以便于數(shù)據(jù)在多個(gè)VE之間按照流水線處理的環(huán)節(jié)自然流暢地傳輸。

　　RFIF接口模塊可以適應(yīng)采樣率從1MHz到 40MHz的范圍，有兩個(gè)接收通路和一個(gè)發(fā)射通路，可靈活處理有無MIMO的射頻前端接口。同時(shí)RFIF模塊內(nèi)有可編程的基準(zhǔn)時(shí)鐘模塊，可以通過改變外部輸入PLL的基準(zhǔn)時(shí)鐘和時(shí)鐘倍頻參數(shù)，提供不同的2G或3G或4G的系統(tǒng)時(shí)鐘。RFIF模塊中有專門的DMA引擎，可以自動(dòng)完成對(duì)外接口與內(nèi)部存儲(chǔ)器之間的數(shù)據(jù)傳輸。這里的內(nèi)部存儲(chǔ)器包括了其中兩個(gè)VE的內(nèi)存空間和VE之間共享的一塊專門的數(shù)據(jù)存儲(chǔ)空間。這個(gè)專門的數(shù)據(jù)通路的設(shè)計(jì)，為基帶數(shù)據(jù)的輸入和輸出提供了足夠的帶寬資源。

　　L23子系統(tǒng)與PHY子系統(tǒng)之間也通過專有的網(wǎng)絡(luò)互聯(lián)。且有一塊特定的共享內(nèi)存掛在這個(gè)網(wǎng)絡(luò)上，L23 子系統(tǒng)的內(nèi)核與DMA、PHY子系統(tǒng)的VE和DMA也都可以對(duì)此共享內(nèi)存進(jìn)行訪問。這個(gè)特定的網(wǎng)絡(luò)通路和共享內(nèi)存區(qū)域?yàn)長(zhǎng)23子系統(tǒng)與PHY子系統(tǒng)之間進(jìn)行大量數(shù)據(jù)傳輸提供了足夠的帶寬資源。

　　圖7：基于SL3000構(gòu)建多模終端參考方案

　　圖7表達(dá)了基于SL3000的架構(gòu)，可構(gòu)成多模終端的方案。RFIF接口可連接一顆多頻段多帶寬可配置的射頻芯片。語音可以走I2S接口與外部的語音處理芯片構(gòu)成的通路，數(shù)據(jù)既可以走USB 接口也可以走GMAC接口。L23子系統(tǒng)有足夠的能力運(yùn)行多模的協(xié)議棧，PHY 子系統(tǒng)也有足夠的能力運(yùn)行多模的物理層軟件。除了在上行和下行鏈路的局部直連總線外，沒有復(fù)雜的多核互連網(wǎng)絡(luò)。這樣搭建的是一個(gè)簡(jiǎn)潔的，低成本低功耗的多模終端方案。

　　5. 多模運(yùn)行性能報(bào)告

　　這里給出TD-SCDMA和TD-LTE兩個(gè)系統(tǒng)在SL3000上運(yùn)行的性能統(tǒng)計(jì)報(bào)告作為參考。由于整個(gè)鏈路處理的多個(gè)模塊分布在不同的VE 上，在此對(duì)具體模塊的分布方案不做詳細(xì)的介紹，只給出整個(gè)鏈路運(yùn)算的實(shí)際測(cè)試得到的性能數(shù)據(jù)本身。

　　5.1 TD-LTE的性能數(shù)據(jù)

　　5.1.1 物理層鏈路處理的效率

　　以上行峰值速率50Mbps，下行峰值速率100Mbps的處理為例，具體測(cè)試用例的參數(shù)如表2所示：

　　表2：測(cè)試用例參數(shù)

　　主頻330MHz時(shí)，各個(gè)算法模塊的每子幀數(shù)據(jù)處理所需的平均時(shí)間如表3所示：

　　表3：算法效率實(shí)測(cè)數(shù)據(jù)

　　TD- LTE整個(gè)上行1ms子幀的數(shù)據(jù)處理，需要92892cycles，即3024us@330MHz，整個(gè)下行鏈路處理花費(fèi)1878110cycles，即 3031us@330MHz。由于所有的算法是分布在多個(gè)VE 上實(shí)現(xiàn)的，幾個(gè)算法是可以并行處理的，整體1ms處理時(shí)延上行是2.083ms@330MHz，下行只有1.52ms@330MHz。在上下行配置為 SA17條件下，每5ms有兩個(gè)上行子幀，三個(gè)下行子幀，上行吞吐量達(dá)到17.5Mbps，

　　下行吞吐量達(dá)到60Mbps，達(dá)到TD-LTE Cat3的上行峰值速率要求。

　　5.2 TD-SCDMA 的性能數(shù)據(jù)

　　對(duì)于TD-SCDMA系統(tǒng)的物理層，以上下行吞吐量分別為384kbps的處理為例，對(duì)其性能進(jìn)行測(cè)試。具體測(cè)試用例的參數(shù)如表4所示：

　　表4：測(cè)試用例參數(shù)

　　主頻245MHz時(shí)，各個(gè)算法模塊的每子幀數(shù)據(jù)處理所需的平均時(shí)間如表5所示：

　　表5：算法效率實(shí)測(cè)數(shù)據(jù)

　　TD- SCDMA整個(gè)10ms幀的時(shí)間內(nèi)，在上下行分別達(dá)到384kbps流量的條件下，整個(gè)上行鏈路處理花費(fèi)207053cycles，即 864μs@245MHz，整個(gè)下行鏈路處理花費(fèi)460376cycles，即1236us@245MHz。由于其中不同部分的算法分布在不同的VE上，實(shí)際上各個(gè)部分是可以并行運(yùn)行的，真正一幀數(shù)據(jù)的時(shí)延上行小于864μs，下行小于1236μs的，用1/5的運(yùn)算量就完全滿足實(shí)時(shí)性要求。

　　5.3 功耗與面積

　　目前的MPW樣片采用65nm工藝，未使用功耗控制。在主頻245MHz下，所有的內(nèi)核與外設(shè)都全速運(yùn)行，整顆芯片在峰值功耗在1.09W左右。 SL3000在65nm工藝流片，成品芯片的面積是79mm2。根據(jù)經(jīng)驗(yàn)，如采用40nm或以下的工藝和低功耗設(shè)計(jì)，物理層設(shè)計(jì)進(jìn)一步優(yōu)化，無論是功耗還是面積都會(huì)有較大的優(yōu)化空間。預(yù)計(jì)面積在30mm2，功耗預(yù)計(jì)0.5W。

　　6. 小結(jié)

　　本文基于對(duì) 2G/3G/4G的需求分析，介紹了一顆終端基帶芯片SL3000的架構(gòu)，以及基于SL3000 構(gòu)建的多模終端參考方案，并提供了在此芯片上實(shí)現(xiàn)的多模系統(tǒng)的運(yùn)行性能。從各項(xiàng)測(cè)試數(shù)據(jù)和驗(yàn)證結(jié)果來看，SL3000是一顆具有多模功能，且滿足 2G/3G/4G性能需求的基帶平臺(tái)，能夠比較靈活地通過軟件編程而實(shí)現(xiàn)多種無線通信系統(tǒng)包括一些自定義的系統(tǒng)的終端。經(jīng)過進(jìn)一步的優(yōu)化設(shè)計(jì)，其功耗和面積可以和同類多模ASIC芯片相當(dāng)，但SL3000具有更大的編程靈活性，以適應(yīng)其它信號(hào)處理、如雷達(dá)、測(cè)試儀表的需求。