新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 高壓靜電除塵器中振打控制電路的EDA設(shè)計

高壓靜電除塵器中振打控制電路的EDA設(shè)計

作者: 時間:2018-07-30 來源:網(wǎng)絡(luò) 收藏

0 引言

本文引用地址:http://m.butianyuan.cn/article/201807/384374.htm

隨著國家對煙氣排放要求越來越嚴格,電技術(shù)已被廣泛應(yīng)用并取得很大進展。振打控制是電的基本功能之一,是實現(xiàn)“全自動控制”不可或缺的環(huán)節(jié)。對整個靜電的啟動、停止、緊急停機功能一般系統(tǒng)都能做到,但其間程序繁多,且出現(xiàn)問題不易修改,使得無法更好地將振打的理論效果較好體現(xiàn)于實踐中。

文中設(shè)計了一種新型電除塵器,利用EDA(電子設(shè)計自動化)技術(shù),采用先進的VHDL硬件電路描述語言,使得盡管目標系統(tǒng)是硬件,但整個系統(tǒng)的設(shè)計和修改如同對軟件作用一樣方便和高效。

1 電路設(shè)計原理

智能型振打控制要求振打及時且不引起二次揚塵。此處設(shè)計的振打控制器,可以實現(xiàn)準確控制振打電路的通斷,并根據(jù)實際需要設(shè)置振打間隔周期,以及每次振打的時間等。由現(xiàn)場測量得知,電除塵器的振打要求是:電源接通后,系統(tǒng)先進行一次20S的振打,經(jīng)過延時一定周期—40min后,再進行20S的振打,周而復(fù)始,以保證電除塵器的正常運行。這個環(huán)節(jié)的主要組成部分是一個脈沖發(fā)生器,文章是通過控制脈沖波形,來實現(xiàn)周期的一定性和每次振打時間的準確性。

2 20S的延時振打電路

對于20S延時振打電路,是通過由CC555構(gòu)成的單穩(wěn)態(tài)電路來實現(xiàn)。單穩(wěn)態(tài)觸發(fā)器只有一個穩(wěn)定狀態(tài)和一個暫穩(wěn)態(tài),在外界觸發(fā)脈沖的作用下,電路從穩(wěn)態(tài)翻轉(zhuǎn)到暫態(tài),然后在暫態(tài)停留一段時間Tw后又返回到穩(wěn)態(tài)。此處暫態(tài)控制20S的延時振打。延時振打時間Tw只與元件R和C的參數(shù)有關(guān)。要使Tw=20s,只需令C=lOOuF,R=200k。電路如1所示。

圖1 20S的延時振打原理圖

3 40min周期控制的電路

對于20S周期的系統(tǒng),要將其轉(zhuǎn)化為40min,采用由七個D觸發(fā)器構(gòu)成的二分頻計數(shù)器來實現(xiàn),二分頻的結(jié)果是頻率降低一半,周期增加一倍,即初始周期為20S,經(jīng)過7個二分頻器后,其周期依次變?yōu)?0S、80S、160S、320S、640S、1280S、2560S。

第1個D觸發(fā)器的輸入時鐘為需要分頻的系統(tǒng)時鐘,將該D觸發(fā)器的輸出取反做該觸發(fā)器的輸入;第2個觸發(fā)器的時鐘為第1個D觸發(fā)器的輸出,將第2個D觸發(fā)器輸出取反作其輸入,依此類推。

40min周期控制的VHDL代碼及仿真波形

電路七次分頻(即1280S變2560S)的VHDL代碼:

仿真波形如2所示。

圖2 七次分頻仿真波形

4 結(jié)束語

通過7個連續(xù)的D觸發(fā)器和555單穩(wěn)態(tài)觸發(fā)器分別實現(xiàn)40min的振打周期和20s的延時振打。此設(shè)計可以嚴格控制,調(diào)節(jié)振打時間。對于不同性質(zhì)的粉塵,可通過修改VHDL程序及參數(shù)設(shè)置對所設(shè)電路的調(diào)整,實現(xiàn)針對性振打。經(jīng)過QuatusⅡ仿真,所示各項指標均符合設(shè)計要求,從而驗證了該設(shè)計方案的正確性與可行性。



評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉