新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于FPGA解決物聯(lián)網(wǎng)實(shí)現(xiàn)的核心3大挑戰(zhàn)

基于FPGA解決物聯(lián)網(wǎng)實(shí)現(xiàn)的核心3大挑戰(zhàn)

作者: 時(shí)間:2018-08-03 來源:網(wǎng)絡(luò) 收藏

當(dāng)前,(IoT)已成為一個(gè)廣受歡迎的名詞,幾乎每一個(gè)電子設(shè)備相互連接到互聯(lián)網(wǎng)上加以使用,都被大家稱為。它包含了一個(gè)從智能家電、汽車到可穿戴設(shè)備相關(guān)的各種應(yīng)用程序列表,并且這一列表仍在持續(xù)呈現(xiàn)爆炸式增長。但這種增長卻恰恰帶來了它的實(shí)戰(zhàn)挑戰(zhàn),需要找到解決方案。

本文引用地址:http://m.butianyuan.cn/article/201808/385164.htm

智能,連接的設(shè)備,和的生態(tài)系統(tǒng),他們正在幫助創(chuàng)造,致力于改變?nèi)粘I睢?duì)于個(gè)別的消費(fèi)者,可能意味著使設(shè)備更有效和成本效益的日常任務(wù),讓他們更安全,甚至有助于確保他們過上更健康的生活。對(duì)于企業(yè)來說,物聯(lián)網(wǎng)的承諾技術(shù)在自動(dòng)化、能源效率、資產(chǎn)跟蹤和庫存控制、運(yùn)輸和位置、安全、個(gè)人跟蹤和節(jié)能方面具有顯著的優(yōu)勢(shì)。

但要實(shí)現(xiàn)將百億量級(jí)設(shè)備組成物聯(lián)網(wǎng),設(shè)計(jì)師必須克服重大的實(shí)戰(zhàn)挑戰(zhàn)。其中的一些關(guān)鍵,例如提高物聯(lián)網(wǎng)設(shè)備的能源效率,處理不兼容的接口,以及提供一個(gè)處理增長路徑來處理不可避免的設(shè)備性能增長要求。一個(gè)基于的設(shè)計(jì)方法可以幫助解決這些挑戰(zhàn)。

挑戰(zhàn)1:能源效率

物聯(lián)網(wǎng)是一個(gè)強(qiáng)大的概念,有希望如字面所述改變社會(huì)生活和工作的能力。事實(shí)上,目前很多領(lǐng)域都正在向物聯(lián)網(wǎng)發(fā)展,這將使很多物(things)看起來與今天大不相同,從消費(fèi)者的角度考慮只是其中的一部分。例如,可穿戴設(shè)備像耐克FuelBand常常需要八九個(gè)組件,包括處理器、無線模塊、存儲(chǔ)器、顯示器、八個(gè)傳感器和一個(gè)USB接口。在接下來的幾年中,組件數(shù)量可能會(huì)下降,但三或四個(gè)剩余的組件的復(fù)雜性和晶體管數(shù)量將迅速增長,因?yàn)楦嗟膬?nèi)存和處理能力是必需的,并相應(yīng)的讓屏幕分辨率和亮度增加。實(shí)現(xiàn)能源效率使物聯(lián)網(wǎng)設(shè)備在單電池下運(yùn)行多年,不是一件容易的事。它要求使用低功率元件和更有效的電力系統(tǒng)。而且,它將需要在架構(gòu)和芯片級(jí)的相應(yīng)改善。

如今,幾乎每一個(gè)物聯(lián)網(wǎng)設(shè)備的設(shè)計(jì)重點(diǎn)都集中在確保它是盡可能高效節(jié)能的(圖1)。例如,對(duì)于一個(gè)智能手機(jī),這可能意味著(比現(xiàn)在的)好得太多,但這不會(huì)在一夜之間發(fā)生。相反,它會(huì)分別反應(yīng)在幾代的產(chǎn)品中,一步一步地優(yōu)化。而物聯(lián)網(wǎng)設(shè)備在每個(gè)層面都應(yīng)該首先保證能源效率。

大多數(shù)物聯(lián)網(wǎng)應(yīng)用程序都需要“永遠(yuǎn)在線”。最簡單的例子,物聯(lián)網(wǎng)終端處于待機(jī)模式,等待一些人的互動(dòng)來喚醒它。然而,如果一個(gè)活動(dòng)的處理器被用來監(jiān)視用戶交互設(shè)備,該設(shè)備將消耗大量的功率。主處理器,在無線模塊中的處理器核心,和顯示一樣是能耗最大的消費(fèi)者。因此在物聯(lián)網(wǎng)終端,必須采用最獨(dú)特的方案,最小化功耗的需求。

有一個(gè)可提供“永遠(yuǎn)在線”的解決方案,使用一個(gè)小的、低功耗的監(jiān)測(cè)傳感器、按鈕、甚至語音命令。處理器、無線模塊,顯示待機(jī)模式,直到決定用戶的需要“喚醒”終端提供服務(wù)。除了低功耗,這種架構(gòu)不同于其他模式狀態(tài)下電源管理,其他設(shè)備實(shí)際上是在線或關(guān)閉,而它則是休眠或部分喚醒,使處理器能夠動(dòng)態(tài)地從一個(gè)階段到另一個(gè)。這種方法顯著的節(jié)省了功率,從而獲得了更長的電池壽命、更長的顯示壽命和較低的熱輻射。

圖1 監(jiān)測(cè)傳感器工作而處理器休眠

挑戰(zhàn)2:不兼容的接口

任何物聯(lián)網(wǎng)產(chǎn)品都包含幾個(gè)具有獨(dú)特功能的子系統(tǒng)。根據(jù)需求,每個(gè)子系統(tǒng)都有許多不同的組件選項(xiàng)。然而,在許多情況下,設(shè)計(jì)師只能被迫選擇完全基于接口兼容性的組件。

例如,物聯(lián)網(wǎng)產(chǎn)品設(shè)計(jì)的核心,可以改變處理器的分配,但在時(shí)間和人力資源上,由于需要重構(gòu)代碼,配合新的功能,需要非常昂貴的測(cè)試和認(rèn)證。然而,如果你想換一個(gè)新的無線模塊,因?yàn)樗阋嘶蛴幸恍┬碌墓δ?,但它需要使用一個(gè)新的串行接口,您的處理器不能支持,選擇改變你的處理器,還是找一個(gè)解決方案,以低成本的維持這兩個(gè)接口,并且不增加原的容量?幸運(yùn)的是,有一個(gè)解決方案:使用一個(gè)非常小的、低成本FPGA橋接接口。

現(xiàn)階段我們擁有許多不同接口的橋接參考設(shè)計(jì)。這些基于FPGA的解決方案,如圖像傳感器接口,處理器不支持SubLVDS、CSI-2、或HiSPi,或一個(gè)處理器只有一個(gè)視頻輸出顯示的低成本實(shí)現(xiàn)SPI。FPGA能夠解決這個(gè)問題,仍然保持著節(jié)約成本和形成因素。在圖2中看到一些例子,通過以下5。

圖2 -嵌入式圖像傳感器和應(yīng)用處理器橋

圖3–連接一個(gè)低分辨率的相機(jī)處理器的SPI端口

圖4 -轉(zhuǎn)換顯示接口

圖5處理器空閑到低功耗的刷新屏幕

挑戰(zhàn)3:適應(yīng)增長需求遷移到一個(gè)新的處理器

俗話說,唯一不變的是變化。這是相當(dāng)真實(shí)的,在所有的電子產(chǎn)品,包括那些涉及物聯(lián)網(wǎng)的產(chǎn)品。大多數(shù)電子產(chǎn)品的這種變化是添加劑的性質(zhì)-增加新的功能,新的接口,更多的內(nèi)存,更大的顯示器,改進(jìn)的無線模塊,和新的傳感器。這樣的遷移從一代一代產(chǎn)品家族往往需要遷移到一個(gè)更大的、更強(qiáng)大的處理器,以容納額外的iOS,更高的帶寬,和新的接口標(biāo)準(zhǔn)。

然而,有另一個(gè)選擇——FPGA處理器。一種低成本的FPGA可以用來增加和補(bǔ)充許多處理器的要求,使設(shè)計(jì)人員能夠保持現(xiàn)有的處理器同時(shí)盡量減少影響到固件。這伙伴FPGA可以擴(kuò)大iOS的數(shù)量,控制一種新的指令,新的串行接口標(biāo)準(zhǔn)的橋梁,或添加更多的傳感器,通過擴(kuò)展I2C和SPI串行端口。這里有一些圖6和圖7的例子。

圖6–處理器擴(kuò)展為DDR3,LED顯示

圖7–擴(kuò)大物聯(lián)網(wǎng)網(wǎng)關(guān)應(yīng)用SGMII處理器

結(jié)論

隨著物聯(lián)網(wǎng)市場的發(fā)展,我們將面臨大量智能的、獨(dú)特的互聯(lián)設(shè)備的挑戰(zhàn)。這些主要的設(shè)計(jì)挑戰(zhàn)包括能源效率、在不同的接口之間的互操作性和新的處理器的兼容性。然而,解決最常見的設(shè)計(jì)問題可以用可編程邏輯器件如FPGA解決,它提供了一個(gè)成本低、體積小、低功耗和物聯(lián)網(wǎng)應(yīng)用解決方案的理想選擇。

原文:FPGAs solve challenges at the core of IoT implementation



關(guān)鍵詞: FPGA 物聯(lián)網(wǎng)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉