更高性能的邊緣應(yīng)用

Achronix的FPGA產(chǎn)品和技術(shù)專注于邊緣應(yīng)用上的多種人工智能(AI)需求,例如汽車傳感器融合、目標(biāo)檢測和識別、AI和機器學(xué)習(xí),以及360度環(huán)繞視圖系統(tǒng)等需要在邊緣上本地處理數(shù)據(jù)的應(yīng)用。

可編程邏輯提供了使計算更加以數(shù)據(jù)為中心的能力。雖然傳統(tǒng)的處理器都要求數(shù)據(jù)通過復(fù)雜的高速緩存層級被送到其流水線中,而可編程邏輯則能夠構(gòu)建數(shù)據(jù)流水線。借助由定制邏輯電路和數(shù)字信號處理器(DSP)引擎組成的數(shù)據(jù)單元來在數(shù)據(jù)通過時操控它們,數(shù)據(jù)可以從一個節(jié)點到另一個節(jié)點無縫流動;每個單元都已準(zhǔn)備好把數(shù)據(jù)轉(zhuǎn)發(fā)到需要它們的下一個節(jié)點。隨著需求的變化,其中的邏輯陣列可以輕松地重新連線形成新的配置。與更適合處理控制密集型代碼的微處理器相比,這種邏輯陣列可以為以數(shù)據(jù)為中心的應(yīng)用提供更好的支持。然而,獨立FPGA芯片通常會產(chǎn)生更大的功耗,這是因為需要將數(shù)據(jù)頻繁地移入和移出更專用的ASIC芯片中。

嵌入式FPGA(eFPGA)技術(shù)提供了一種方法,可以在一個封裝芯片中滿足邊緣計算應(yīng)用的能效、性能、延遲和面積限制。結(jié)合eFPGA技術(shù),可以把平時部署在獨立的ASIC芯片中的常用功能在定制硬件中實現(xiàn)集成,以帶來更高的性能和密度。對于機器學(xué)習(xí)應(yīng)用,這些功能可以是用于卷積內(nèi)核或最大池計算的專用處理器陣列。通過在同一芯片上集成可編程邏輯和定制邏輯,可以避免在芯片外傳輸數(shù)據(jù),從而節(jié)省大量功耗。

a)  Speedcore?嵌入式FPGA – 它是業(yè)界唯一經(jīng)流片驗證的高密度、高性能eFPGA半導(dǎo)體知識產(chǎn)權(quán)(IP)產(chǎn)品。

b)  Speedchip? FPGA合封芯片 – FPGA合封芯片專為嵌入到先進的系統(tǒng)級封裝(SiP)解決方案進行了優(yōu)化,如通過硅介電層或有機基板實現(xiàn)的2.5D封裝。

c)  Speedster?22i FPGA – 這是一系列高性能和高密度FPGA芯片,帶有適用于通信應(yīng)用的嵌入式系統(tǒng)IP,包括10G /100G以太網(wǎng)、100G Interlaken、PCIe Gen3×8和DDR3等。

d)  PCIe Accelerator-6D加速板 – 它們是具有業(yè)界最高存儲器帶寬的、基于FPGA的PCIe附加卡,適用于高速加速應(yīng)用。

e)  Achronix?的自動化設(shè)計(CAD)環(huán)境被稱為ACE – 它與行業(yè)標(biāo)準(zhǔn)的邏輯綜合工具配合使用,使FPGA設(shè)計人員能夠輕松地將其設(shè)計映射到Achronix FPGA芯片中。

Achronix半導(dǎo)體公司高級產(chǎn)品營銷經(jīng)理Alok Sanghavi