博通擴(kuò)展與新思科技在7納米及5納米設(shè)計方面的合作

新思科技(Synopsys, Inc.)近日宣布與博通(Broadcom Inc.)擴(kuò)展合作,助力博通基于Fusion Design Platform ?開發(fā)半導(dǎo)體解決方案,以解決7納米及7納米以下的一系列設(shè)計難題。

在7納米設(shè)計多個成功經(jīng)驗(yàn)的基礎(chǔ)上,博通與新思科技進(jìn)一步合作,部署了包括基于Fusion Design Platform進(jìn)行的5納米芯片設(shè)計。博通通過整合新思科技的工具、流程和方法,從最新的芯片工藝產(chǎn)品中獲得最大的收益,并有效地為客戶提供價值。

Fusion Design Platform旨在幫助設(shè)計團(tuán)隊(duì)以最收斂的方式實(shí)現(xiàn)最佳的功耗、性能和面積(PPA),來確保最快和最可預(yù)測的成果時間(TTR)。Fusion Design Platform跨越了測試插入和優(yōu)化、RTL綜合、布局布線以及設(shè)計的收斂和signoff,是一種高度融合的解決方案。Fusion Design Platform使可預(yù)測PPA達(dá)到了新的水平,從而解決了業(yè)界芯片設(shè)計的固有挑戰(zhàn)。 

新思科技Fusion Design Platform的主要產(chǎn)品和功能包括:

?Fusion Compiler? RTL-to-GDSII解決方案: 高度優(yōu)化的全流支持,提供最佳設(shè)計可布線性和收斂以及最短的獲得結(jié)果的時間 (TTR) 

?IC Compiler? II布局和布線:EUV單曝光布線,提供優(yōu)化的5LPE設(shè)計規(guī)則支持、單鰭單元多樣化感知擺放合法化(single fin variant-aware legalization),以及過孔裝訂(via stapling),確保獲得最大的利用率和最小的動態(tài)功耗 

?Design Compiler? NXT RTL綜合: 結(jié)果的相關(guān)一致性、布線擁塞減少、感知引腳訪問的優(yōu)化、5LPE設(shè)計規(guī)則支持以及提供給IC Compiler II的物理指導(dǎo) 

?PrimeTime?時序signoff:近閾值超低電壓變異建模,過孔變異建模以及感知布局規(guī)則的工程變更指令(ECO)指南 

?StarRC?寄生參數(shù)提取:支持基于EUV單曝光的布線,以及新的提取技術(shù),如基于覆蓋的過孔電阻和垂直柵極電阻建模