近乎完美的DDS正弦波信號(hào)音生成器 下

同樣，這款交流生成器的噪聲和失真水平應(yīng)該遠(yuǎn)優(yōu)于這些ADC的規(guī)格，根據(jù)大部分供應(yīng)商提供的規(guī)格，其本底噪聲水平遠(yuǎn)低于 –140 dBc，失真水平低于–120 dBc，輸入信號(hào)音頻率為1 kHz或2 kHz，最高可達(dá)20 kHz。有關(guān)適合高分辨率帶寬ADC的典型測(cè)試臺(tái)的典型測(cè)試配置，請(qǐng)參考圖1。最關(guān)鍵的元件就是正弦波生成器（單信號(hào)音或多信號(hào)音），其中基于軟件的直接數(shù)字頻率合成器(DDS)可以提供完全的靈活性、極高的頻率分辨率和時(shí)鐘同步性能，利用數(shù)據(jù)采集系統(tǒng)來執(zhí)行相干取樣，以避免泄漏和FFT窗口濾波。

因?yàn)槌杀局挥幸纛l精密分析儀的幾分之一，所以能夠基于直接數(shù)字頻率合成(DDFS)原理設(shè)計(jì)非常精準(zhǔn)的正弦波生成器，但需要通過軟件在SHARC?處理器等浮點(diǎn)DSP處理器上實(shí)現(xiàn)。一個(gè)相當(dāng)快的浮點(diǎn)DSP將能滿足實(shí)時(shí)性要求，以及所有算法和處理?xiàng)l件，以達(dá)到先進(jìn)的SAR ADC所設(shè)置的失真和噪聲性能水平。通過利用SHARC內(nèi)核架構(gòu)的全字?jǐn)?shù)據(jù)長度（32位或64位定點(diǎn)格式）來實(shí)施NCO相位累加，利用專有的40位浮點(diǎn)擴(kuò)展精度來執(zhí)行正弦近似函數(shù)，以及利用數(shù)字濾波器來確定頻譜形狀，量化效應(yīng)（回轉(zhuǎn)噪聲和截?cái)嘣肼暎┑玫酱蠓档停c用于信號(hào)重構(gòu)的數(shù)模轉(zhuǎn)換器(DAC)缺點(diǎn)相比，這種效應(yīng)可以忽略不計(jì)。

重構(gòu)DAC：關(guān)鍵之處！

首先可能會(huì)選擇具備出色的非線性誤差（INL和DNL）規(guī)格的高精度DAC，例如出色的20位高精度DACAD5791。但是它的分辨率只有20位，而且其R-2R結(jié)構(gòu)不支持實(shí)施信號(hào)重構(gòu)，特別是產(chǎn)生非常純的正弦曲線，這是因?yàn)樵谳斎氪a轉(zhuǎn)換期間，它存在很大毛刺。傳統(tǒng)的DAC架構(gòu)基于二進(jìn)制加權(quán)電流發(fā)生器或電阻網(wǎng)絡(luò)構(gòu)建，對(duì)數(shù)字直通和數(shù)字開關(guān)損傷（例如外部或內(nèi)部時(shí)序擺動(dòng)），以及數(shù)字輸入位的其他開關(guān)不對(duì)稱非常敏感，特別是在會(huì)導(dǎo)致能量變化的重大轉(zhuǎn)變期間。這就產(chǎn)生了與代碼相關(guān)的瞬態(tài)，從而產(chǎn)生高幅度諧波雜散。

在20位以上的分辨率下，使用外部超線性快速采樣和保持放大器對(duì)DAC輸出去毛刺并無太大幫助，這是因?yàn)樗趲资甃SB下會(huì)生成自己的瞬態(tài)，且會(huì)因?yàn)橹夭蓸赢a(chǎn)生組延遲非線性。信號(hào)重構(gòu)主要存在于通信應(yīng)用，通過使用分段架構(gòu)（混合適用于MSB的完全解碼部分和適用于最低有效位的二進(jìn)制加權(quán)元件）來解決毛刺問題。遺憾的是，目前還沒有超過16位精度的商用DAC。與NCO完全可預(yù)測(cè)的行為不同，DAC誤差難以預(yù)測(cè)和準(zhǔn)確仿真，尤其是當(dāng)制造商的動(dòng)態(tài)規(guī)格很小或者不存在時(shí)，但專用于音頻應(yīng)用的DAC或ADC除外。插值過采樣和多位∑-? DAC似乎是唯一的解決方案。這些先進(jìn)的轉(zhuǎn)換器具有高達(dá)32位的分辨率、超低失真和高信噪比，是在中低帶寬內(nèi)實(shí)施信號(hào)重構(gòu)的最佳選擇。為了在音頻頻譜或稍寬的頻段（20 kHz或40 kHz帶寬）內(nèi)實(shí)現(xiàn)出色的噪聲和失真性能，可以使用ADI公司產(chǎn)品系列中杰出的∑-? DAC產(chǎn)品，音頻立體聲DACAD1955， 雖然分辨率最高為24位，這款DAC仍然是市場(chǎng)上非常受歡迎的音頻DAC。

這款音頻DAC于2004年推出，基于多位Σ-Δ調(diào)制器和過采樣技術(shù)，配合各種技巧，用于緩解這種轉(zhuǎn)換本身固有的失真和其他問題。⁸

即使目前，AD1955采用的插值LP FIR濾波器仍然是同類出色產(chǎn)品。它具有極高的阻帶衰減(≈–120 dB)和極低的帶內(nèi)波紋(≈±0.0001 dB)。它的兩個(gè)（左側(cè)和右側(cè)通道）DAC可以以最高200 kSPS速度運(yùn)行，但在48 kSPS和96 kSPS時(shí)實(shí)現(xiàn)最佳交流性能，其動(dòng)態(tài)范圍以及立體聲模式下的SNR，都支持典型的EIAJ標(biāo)準(zhǔn)、A加權(quán)120 dB系數(shù)。在單聲道模式下，兩個(gè)通道同時(shí)異相組合，性能有望提高3 dB。但是，對(duì)于寬帶應(yīng)用，這些規(guī)格不太實(shí)際，這是因?yàn)樗鼈兪呛铣傻?，帶寬范圍?0 Hz至20 kHz之間。帶外噪聲和雜散不會(huì)超過20 kHz，部分是因?yàn)镋IAJ標(biāo)準(zhǔn)、A加權(quán)濾波器和音頻行業(yè)規(guī)格定義。這種滿足特定音頻測(cè)量要求的帶通濾波器模擬人耳的頻率響應(yīng)，與未濾波的測(cè)量值相比，性能提高3 dB。

圖6.LTspice仿真AD1955 EVB三階抗混疊濾波器（立體聲配置）的頻率響應(yīng)。

DDFS硬件演示平臺(tái)：采用AD1955實(shí)現(xiàn)正弦波重構(gòu)

整套DDFS使用兩個(gè)評(píng)估板實(shí)現(xiàn)，一個(gè)支持DSP處理器，一個(gè)適用于采用AD1955 DAC進(jìn)行模擬信號(hào)重構(gòu)。選擇第2代SHARC ADSP-21161N評(píng)估板的原因在于其可用性、易用性，以及適合任何音頻應(yīng)用的精簡配置。目前仍在量產(chǎn)的ADSP-21161N于不久之前設(shè)計(jì)，支持工業(yè)高端消費(fèi)電子和專業(yè)音頻應(yīng)用，提供高達(dá)110 Mips和660 MFlops，或220 MMACS/s容量。與最新一代的SHARC處理器相比，ADSP-21161N最大的不同在于它采用較短的3級(jí)指令管道、一個(gè)片內(nèi)1 Mb三端口RAM，以及數(shù)量更少的外設(shè)。精準(zhǔn)信號(hào)音生成器的最后和最關(guān)鍵的級(jí)基于AD1955評(píng)估板，該板必須從軟件NCO提供的樣本中，以完全還原的方式重構(gòu)模擬信號(hào)。這個(gè)評(píng)估板帶有一個(gè)抗混疊濾波器(AAF)，優(yōu)化音頻帶寬來滿足Nyquist標(biāo)準(zhǔn)，除了常用的S/PDIF或AES-EBU接收器外，還配有兩個(gè)串行音頻接口，用于支持PCM/I2S和DSD數(shù)字流。PCM/I2S串行鏈路連接器用于將AD1955 DAC板連接到ADSP-21161N EVB的串行端口1和3連接器(J)。這兩個(gè)板都可以配置為采用I2S PCM或DSP模式，以48 kSPS、96 kSPS或192 kSPS采樣速率運(yùn)行。DSP串行端口1生成左右通道數(shù)據(jù)、字選擇或左/右?guī)?，以及雙頻DAC的數(shù)字輸入接口所需的SCK位時(shí)鐘信號(hào)。串行端口3僅用于生成運(yùn)行DAC內(nèi)插濾波器和Σ-Δ調(diào)制器所需的DAC主時(shí)鐘MCLK，調(diào)制器以比輸入采樣頻率(48 kSPS)快256倍（默認(rèn)）的速度運(yùn)行。由于所有DAC時(shí)鐘信號(hào)都由DSP生成，所以使用Crystek提供的超低噪聲振蕩器CCHD-957替代了板原有的低成本愛普生時(shí)鐘振蕩器。其相位噪聲在1 kHz下可能低至–148 dB/Hz，適用于24.576 MHz輸出頻率。

在模擬輸出端，有源I/V轉(zhuǎn)換器必須用于在恒共模電壓下（通常為2.8 V）保持AD1955電流差分輸出，以最大限度減少失真。像AD797 這樣的超低失真和超低噪聲的高精度運(yùn)算放大器能夠滿足此需求，還可用于處理模擬信號(hào)重構(gòu)。 由于兩個(gè)差分輸出由DSP分別處理，因此選擇了具有AAF拓?fù)浣Y(jié)構(gòu)的立體聲輸出配置，而不是單聲道模式。這個(gè)AAF使用LTspice? XVII進(jìn)行仿真，結(jié)果如圖6所示。由于濾波器的最后一部分是無源的，所以應(yīng)該像最近推出的ADA4945那樣增加一個(gè)有源差分緩沖級(jí)。這種具備低噪聲、超低失真、快速建立時(shí)間特性的全差分放大器是近乎完美的驅(qū)動(dòng)任何高分辨率SAR和Σ-Δ ADC的DAC配件。ADA4945具有相對(duì)較大的共模輸出電壓范圍和出色的直流特性，可以提供出色的輸出平衡，有助于抑制偶數(shù)階諧波失真產(chǎn)品。

EVB三階濾波器的–3 dB截止頻率為76 kHz，在500 kHz下僅衰減–31 db。這款低通濾波器具備出色的帶內(nèi)平坦性，但帶外衰減必須大幅改善，即使是限于純粹的重構(gòu)音頻應(yīng)用。要抑制DAC成型噪聲和調(diào)制器時(shí)鐘頻率MCLK，就必須滿足這一點(diǎn)。根據(jù)軟件DDS的具體使用，用于單信號(hào)音生成器或任意波形生成器（生成復(fù)雜波形時(shí)為AWG），必須優(yōu)化AAF，以解決帶外衰減或群延遲失真。以大家熟悉的SRS DS360超低失真函數(shù)生成器為例進(jìn)行比較，采用7階Cauer AAF可達(dá)到類似的采樣速率。信號(hào)重構(gòu)由AD1862完成，后者是一款串行輸入20位分段R-2R DAC，適用于數(shù)字音頻應(yīng)用。AD1862在高達(dá)768 kHz (×16 fS)頻率下可以保持20位字采樣速率，且具備出色的噪聲和線性度。它支持單端電流輸出，所以能夠使用最出色的放大器來實(shí)施外部I-V轉(zhuǎn)換。

AD1955和SHARC DSP組合針對(duì)多種高分辨率SAR ADC實(shí)施測(cè)試，例如AD4020，其中未設(shè)置外部可選無源濾波器。默認(rèn)情況下，基礎(chǔ)AD4020評(píng)估板除了板載ADA4807驅(qū)動(dòng)器之外，并無其他選項(xiàng)可用。用于在V_REF/2共模電壓下偏置ADC輸入的簡單電路提供相當(dāng)?shù)偷?00 Ω輸入阻抗，需要使用信號(hào)隔離、交流耦合，或使用外部差分放大器模塊，例如EVAL-ADA4945-1。電路筆記CN-0513中描述的AD4020參考設(shè)計(jì)板就是一項(xiàng)不錯(cuò)的選擇。它包含一個(gè)分立式可編程增益儀表放大器(PGIA)，提供高輸入阻抗，支持±5 V差分輸入信號(hào)(G = 1)。雖然這些AD4020板和它們的SDP-H1控制器不支持相干采樣采集，但它們具備出色的樣本波形捕捉長度，最高可達(dá)1M。因此，可以實(shí)現(xiàn)具備可選窗口的FFT，提供出色的頻率分辨率和低本底噪聲。例如，對(duì)于7項(xiàng)Blackman-Harris窗口，圖7中所示的1 Mpts FFT圖描述了AD1955在生成的990.059 Hz正弦波下的失真水平。二次諧波是350 kHz帶寬內(nèi)–111.8 dBc下的最大失真分量和最大雜散。但是，在考慮整個(gè)806 kHz ADC Nyquist帶寬時(shí)，SFDR受∑-? DAC調(diào)制器、內(nèi)插濾波器頻率和其二次諧波（384 kHz和768 kHz）限制。

在相同條件下，對(duì)傳統(tǒng)的AD1862進(jìn)行測(cè)試，結(jié)果顯示頻率行為略微不同。在差分配置下，兩個(gè)20位DAC的時(shí)鐘速度約為500 kSPS，在1.130566 kHz下，本底噪聲為–151 dBFS，正弦輸出水平為12 V p-p時(shí)的THD為–104.5 dB。在AD4020 Nyquist帶寬(806 kHz)下，SFDR接近106 dB，受三階諧波限制。DAC重構(gòu)濾波器基于兩個(gè)AD743 低噪聲FET放大器，與AD1955評(píng)估板中的濾波器一樣，屬于三階濾波器，但是-3 dB時(shí)的截止頻率為35 kHz。

為了變得有效，基于DDS的生成器需要采用不錯(cuò)的濾波器，支持在約250 kHz下實(shí)現(xiàn)大于100 dB衰減，以生成達(dá)到25 kHz CW信號(hào)頻率范圍的直流。這可以使用六階切比雪夫?yàn)V波器實(shí)現(xiàn)，甚至使用用于顯示出色帶內(nèi)平坦度的六階巴特沃茲低通濾波器實(shí)現(xiàn)。濾波器階將被最小化，以限制模擬級(jí)的數(shù)量和問題點(diǎn)，例如噪聲和失真。

圖7.從1 M點(diǎn)FFT分析中可以看出，在低于–111 dBc下具備不錯(cuò)的失真性能，在1 kHz輸入頻率下，10 kHz至200 kHz頻段內(nèi)出現(xiàn)最大雜散。本底噪聲約為–146 dBFS。

結(jié)論

在標(biāo)準(zhǔn)評(píng)估板上實(shí)施的初級(jí)和開箱即用測(cè)試顯示，用于傳統(tǒng)正弦波CW生成的基于處理器的DDS技術(shù)要實(shí)現(xiàn)高性能指日可待。通過精心設(shè)計(jì)重構(gòu)濾波器和模擬輸出緩沖級(jí)，可以實(shí)現(xiàn)–120 dBc諧波失真系數(shù)?；贒SP的NCO/DDS不只受到單信號(hào)音正弦波生成限制。通過使用具備合適的截止頻率，且無其他硬件變更的優(yōu)化AAF（貝塞爾或巴特沃茲），同樣的DSP和DAC組合可用作高性能AWG來生成任何類型的波形，例如，完全合成可設(shè)置參數(shù)的多信號(hào)音正弦波（可以完全控制每個(gè)分量的相位和幅度）來實(shí)施IMD測(cè)試。

由于浮點(diǎn)算法對(duì)于要求高精度和/或高動(dòng)態(tài)范圍的應(yīng)用至關(guān)重要，如今，低成本ADSP-21571或SoCADSP-SC571（ARM?和SHARC）等SHARC+ DSP處理器實(shí)際上是業(yè)界的實(shí)時(shí)處理標(biāo)準(zhǔn)，支持最高10 MSPS的合計(jì)采樣速率。雙SHARC內(nèi)核和其硬件加速度計(jì)采用500 MHz時(shí)鐘頻率，可以提供高于5 Gflops的計(jì)算性能和數(shù)十個(gè)內(nèi)部專用SRAM，后者是生成各種波形，以及實(shí)施復(fù)雜的分析處理需要的基本組成部分。此類應(yīng)用表明，在實(shí)施精準(zhǔn)的數(shù)字信號(hào)處理時(shí)，并非一定要系統(tǒng)性地使用硬件可編程解決方案。得益于ADI公司的CCES、VDSP++ C和C++編譯器，以及全套仿真器和實(shí)時(shí)調(diào)試器，浮點(diǎn)處理器及其整個(gè)開發(fā)環(huán)境可以快速輕松地從仿真器（例如MATLAB）移植代碼，以及快速實(shí)施調(diào)試。

參考文獻(xiàn)

1 Joseph A. Webb。美國專利US3654450，1970年4月。

2 Joseph Tierney、Charles M. Rader、Bernard Gold?！皵?shù)字頻率 合成器。”IEEE 音頻和電聲學(xué)論文集，第19卷第1期，1971年3月。

3 Jim Williams、Guy Hoover。AN-132：用于驗(yàn)證純度的A→D 轉(zhuǎn)換器保真度測(cè)試。ADI公司，2011年2月。

4 John F. Hart。計(jì)算機(jī)逼近算法。Krieger出版公司，1978年。

5 William J. Cody、William Waite。初等函數(shù) 軟件手冊(cè)。Prentice-Hall, Inc.，1980年。

6 Robin Green。“更快的數(shù)學(xué)函數(shù)，第2部分介紹?！盨ony Computer Entertainment America，2016年5月。

7 Henry T. Nicholas、Henry Samueli?！按嬖谙辔焕奂悠鹘?cái)鄷r(shí)的直接數(shù)字頻率合成器的輸出頻譜分析?！盜EEE，1987年5月。

8 Robert Adams、Khiem Nguyen、Karl Sweetland?！爸С址侄卧肼晹_碼的113 dB SNR過采樣DAC?！盜EEE，1998年2月。

ADSP-21000系列應(yīng)用手冊(cè)，第1卷。ADI公司，1994年5月。

數(shù)字信號(hào)合成技術(shù)教程。ADI公司，2001年3月。

Butler, Oscar。“2017年夏季實(shí)習(xí)報(bào)告：高精度過采樣20位超低功率采集系統(tǒng)。”（ADI公司，2017年）

Crawford, James A. Advanced Phase-Lock Applications: Frequency Synthesis. AMI, LLC, May 2011.

Crawford, James A。高級(jí)鎖相應(yīng)用：頻率合成。AMI, LLC，2011年5月。

評(píng)估板用戶指南UG-048。ADI公司，2010年2月。EV-4020-REF-DGNZ參考設(shè)計(jì)板用戶指南UG-1280。

ADI公司，2019年5月。

Goldberg, Bar-Giora。頻率合成數(shù)字技術(shù)。McGraw-Hill，1995年8月。

Ds360型超低失真函數(shù)發(fā)生器。Stanford Research Systems，1999年。

Symons, Pete。數(shù)字波形生成。劍橋大學(xué)出版社，2013年11月。

AD1862數(shù)據(jù)手冊(cè)。ADI公司，2011年7月。

1241-2010 - 模數(shù)轉(zhuǎn)換器術(shù)語和測(cè)試方法的IEEE標(biāo)準(zhǔn)。IEEE，2011年1月。

作者簡介

Patrick Butler是ADI公司南歐銷售集團(tuán)的一名現(xiàn)場(chǎng)應(yīng)用工程師，為法國全球市場(chǎng)和部分ADEF客戶提供支持。從1984年至今，他一直在ADI公司工作，主要負(fù)責(zé)DSP構(gòu)建模塊IC以及高速轉(zhuǎn)換器的開發(fā)。在此以前，他在法國圣艾蒂安斯倫貝謝公司ATE部門工作了5年，任設(shè)計(jì)工程師，之后法國南特Matra-MHS、AMD和Harris SC-Intersil擔(dān)任多個(gè)應(yīng)用工程師和FAE職位。如今，他的主要愛好是收集老式音響組件，在兩個(gè)兒子的幫助下，動(dòng)手制作高效的有源喇叭揚(yáng)聲器系統(tǒng)。