英特爾對(duì)chiplet未來的一些看法

在英特爾2020年架構(gòu)日活動(dòng)即將結(jié)束的時(shí)候，英特爾花了幾分鐘時(shí)間討論它認(rèn)為某些產(chǎn)品的未來。英特爾客戶計(jì)算部門副總裁兼首席技術(shù)官Brijesh Tripathi提出了對(duì)2024年以上未來客戶端產(chǎn)品前景的展望。他表示，他們將以英特爾的7+制造工藝為中心，目標(biāo)是啟用“Client 2.0”，這是一種通過更優(yōu)化的芯片開發(fā)策略來交付和實(shí)現(xiàn)沉浸式體驗(yàn)的新方法。

Chiplet（小芯片）并不是新事物，特別是隨著英特爾競(jìng)爭(zhēng)對(duì)手最近發(fā)布的芯片，并且隨著我們進(jìn)入更復(fù)雜的過程節(jié)點(diǎn)開發(fā)，小芯片時(shí)代可以使芯片上市時(shí)間更快，給定產(chǎn)品的產(chǎn)量更高。關(guān)鍵之處在于這些小芯片如何組裝在一起，以及在什么時(shí)候混合并匹配相關(guān)的小芯片才有意義。英特爾在2017年技術(shù)與制造日上以更籠統(tǒng)的方式談到了這一點(diǎn)，如上面的圖片所示。

這里的目標(biāo)是混合和匹配哪些工藝節(jié)點(diǎn)最適合芯片的不同部分。英特爾似乎準(zhǔn)備從其7nm平臺(tái)開始實(shí)現(xiàn)這一愿景。在2020年架構(gòu)日上，Brijesh Tripathi展示了此幻燈片：

如圖所示，左側(cè)是典型的芯片設(shè)計(jì)–包含所需的所有組件。對(duì)于英特爾的領(lǐng)先產(chǎn)品，這些產(chǎn)品需要3-4年的開發(fā)時(shí)間，英特爾最初以及后來的英特爾合作伙伴都發(fā)現(xiàn)了硅中的錯(cuò)誤，因?yàn)樗鼈兛梢詫⒐鑶?dòng)時(shí)間縮短幾個(gè)數(shù)量級(jí)。

中間是基本的小芯片布局，類似于2017年的幻燈片，其中芯片的不同功能被劃分為各自的模塊。假設(shè)互連是一致的，則硅會(huì)有一些重用，例如AMD在客戶端和服務(wù)器中使用相同的核心計(jì)算die。對(duì)于某些半導(dǎo)體公司（英特爾除外），這就是我們的位置。

右邊是英特爾看到其未來的地方。它沒有在產(chǎn)品中使用單一數(shù)量的小芯片，而是設(shè)想了一個(gè)世界，其中每個(gè)IP都可以拆分為多個(gè)小芯片，從而使產(chǎn)品可以采用適合市場(chǎng)的不同配置來構(gòu)建。在這種情況下，小芯片可能是PCIe 4.0 x16鏈接–如果產(chǎn)品需要更多，它只會(huì)添加更多這些小芯片。與內(nèi)存通道，內(nèi)核，媒體加速器，AI加速器，光線跟蹤引擎，加密加速器，圖形相同，甚至遠(yuǎn)至SRAM和緩存塊。這個(gè)想法是每個(gè)IP可以拆分然后擴(kuò)展。這意味著小芯片很小，可以相對(duì)較快地構(gòu)建，并且應(yīng)該很快消除錯(cuò)誤。

在此圖中，我們考慮了英特爾對(duì)Client的長(zhǎng)期愿景：一個(gè)具有封裝內(nèi)存儲(chǔ)器（類似于L3或L4）的基本中介層，可以用作整個(gè)裸片的主要SRAM緩存，然后放在頂部，我們可以從中獲得24個(gè)不同的小芯片。小芯片可以是圖形，內(nèi)核，AI，媒體，IO或其他任何東西，但是可以根據(jù)需要進(jìn)行混合和匹配。內(nèi)容創(chuàng)建者可能希望在一些良好的圖形加速和計(jì)算之間取得平衡，而游戲玩家可能希望僅專注于圖形。公司客戶或工作站可能需要較少的圖形，而對(duì)于計(jì)算和AI則需要更多的圖形，而芯片的移動(dòng)版本將在IO上投入大量資金。

與往常一樣，在小芯片尺寸和將它們以多die排列的形式實(shí)際放置的復(fù)雜性之間需要進(jìn)行權(quán)衡。小芯片之間的任何通信都比單片的功耗要高，并且通常帶來更高的延遲。散熱也必須加以管理，因此有時(shí)那些小芯片會(huì)受到可用散熱特性的限制。多die布局還會(huì)使移動(dòng)設(shè)備頭痛，因?yàn)閦高度至關(guān)重要。但是，在正確的時(shí)間使用正確的工藝生產(chǎn)正確的產(chǎn)品所帶來的好處是巨大的，因?yàn)樗兄谝宰罴训某杀咎峁┬阅芎凸δ?。這也給了第三方IP供應(yīng)商新的機(jī)會(huì)。

這次演講唯一的遺憾是，英特爾并沒有過多地談?wù)搶⑵湔澈显谝黄鸬摹澳z水”。小芯片策略依賴于復(fù)雜的高速互連協(xié)議，無論是自定義的還是其他方法。英特爾的die到die連接的當(dāng)前用途是簡(jiǎn)單的內(nèi)存協(xié)議或FPGA架構(gòu)擴(kuò)展。DNA對(duì)于服務(wù)器CPU（如UPI）而言，大型擴(kuò)展不一定能勝任這項(xiàng)任務(wù)。CXL可能是這里的未來，但是當(dāng)前的CXL基于PCIe，這意味著每個(gè)小芯片都需要一個(gè)復(fù)雜的CXL / PCIe控制器，這可能會(huì)很快耗電。

英特爾已經(jīng)表示，他們正在發(fā)明新的封裝技術(shù)和新級(jí)別的連接以在芯片之間起作用，但目前尚無協(xié)議公開，不過英特爾承認(rèn)，要達(dá)到這種規(guī)模，它必須超越現(xiàn)有技術(shù)。該公司今天已經(jīng)擁有了，這將需要在這一領(lǐng)域中建立標(biāo)準(zhǔn)和創(chuàng)新。目標(biāo)是創(chuàng)建和支持標(biāo)準(zhǔn)，第一個(gè)版本將內(nèi)置一些標(biāo)準(zhǔn)化。英特爾指出，這是一種極端分解的方法，并請(qǐng)注意，并非所有連接的東西都必須具有高帶寬（例如USB）或連貫的互連，英特爾認(rèn)為目標(biāo)涉及整個(gè)頻譜中的少數(shù)協(xié)議。

還有開發(fā)者市場(chǎng)，可用于在任何給定產(chǎn)品中更均勻地實(shí)現(xiàn)資源。如果沒有仔細(xì)的計(jì)劃和相關(guān)的編碼，例如，如果開發(fā)人員期望計(jì)算與圖形的特定比例，則某些小芯片配置可能會(huì)崩潰。這不是OneAPI可以輕松解決的問題。

這些都是英特爾必須解決的問題，盡管要實(shí)現(xiàn)這一目標(biāo)還需要幾年的時(shí)間。有人告訴我們內(nèi)部名稱是Client 2.0，盡管隨著Intel開始更詳細(xì)地討論它，它可能會(huì)添加更多的營(yíng)銷手段。