復(fù)旦大學(xué)研發(fā)出晶圓級(jí)硅基二維互補(bǔ)疊層晶體管，集成度翻倍并實(shí)現(xiàn)卓越性能

IT之家 12 月 11 日消息，眾所周知，傳統(tǒng)集成電路技術(shù)使用平面展開的電子型和空穴型晶體管形成互補(bǔ)結(jié)構(gòu)，從而獲得高性能計(jì)算能力，但這種晶體管密度的提高主要是靠縮小單元晶體管的尺寸來實(shí)現(xiàn)。例如，大家最常見的案例就是半導(dǎo)體行業(yè)的高精度尺寸微縮，從 14>10nm>7nm>5nm（不代表實(shí)際柵距）這樣一直按照 0.7 的倍率不斷迭代。

據(jù)復(fù)旦大學(xué)微電子學(xué)院官方公告，該學(xué)院教授周鵬、研究員包文中及信息科學(xué)與工程學(xué)院研究員萬景團(tuán)隊(duì)繞過 EUV 工藝，研發(fā)出性能優(yōu)異的異質(zhì) CFET 技術(shù)。IT之家了解到，相關(guān)成果已經(jīng)發(fā)表于《自然 — 電子學(xué)》雜志上。

簡單來說，研究人員創(chuàng)新地設(shè)計(jì)出了一種晶圓級(jí)硅基二維互補(bǔ)疊層晶體管，可以在相同的工藝節(jié)點(diǎn)下，實(shí)現(xiàn)器件集成密度翻倍，從而獲得卓越的電學(xué)性能。

官方表示，極紫外光刻設(shè)備復(fù)雜，在現(xiàn)有技術(shù)節(jié)點(diǎn)下能夠大幅提升集成密度的三維疊層互補(bǔ)晶體管 (CFET) 技術(shù)價(jià)值凸顯，但全硅基 CFET 的工藝復(fù)雜度高且性能在復(fù)雜工藝環(huán)境下退化嚴(yán)重。

據(jù)介紹，這種硅基二維互補(bǔ)疊層晶體管利用成熟的后端工藝將新型二維材料集成在硅基芯片上，并利用兩者高度匹配的物理特性實(shí)現(xiàn) 4 英寸大規(guī)模三維異質(zhì)集成互補(bǔ)場效應(yīng)晶體管。

這種技術(shù)可以實(shí)現(xiàn)了晶圓級(jí)異質(zhì) CFET 技術(shù)。相比于硅材料，二維原子晶體的單原子層厚度使其在小尺寸器件中具有優(yōu)越的短溝道控制能力。該技術(shù)將進(jìn)一步提升芯片的集成密度，滿足高算力處理器，高密度存儲(chǔ)器及人工智能等應(yīng)用的發(fā)展需求。

▲ 硅基二維疊層晶體管的概念、晶圓級(jí)制造與器件結(jié)構(gòu) 圖源：復(fù)旦大學(xué)官網(wǎng)