“中國(guó)芯”面對(duì)圍追堵截如何破局？先進(jìn)封裝技術(shù)或許是最優(yōu)解

摩爾定律由英特爾創(chuàng)始人之一戈登·摩爾在1965年提出，是指集成電路上可以容納的晶體管數(shù)目在大約每經(jīng)過(guò)18個(gè)月到24個(gè)月便會(huì)增加一倍。長(zhǎng)期以來(lái)，“摩爾定律”一直引領(lǐng)著集成電路制程技術(shù)的發(fā)展與進(jìn)步， 自1987年的1um制程至2015年的14nm制程，集成電路制程迭代一直符合“摩爾定律” 的規(guī)律。

但2015年以后，集成電路制程的發(fā)展進(jìn)入了瓶頸，7nm、5nm、3nm制程的量產(chǎn)進(jìn)度均落后于預(yù)期。隨著臺(tái)積電宣布2nm制程工藝實(shí)現(xiàn)突破，集成電路制程工藝已接近物理尺寸的極限，摩爾定律明顯放緩，行業(yè)進(jìn)入了“后摩爾時(shí)代”。

2005年ITRS（International Technology Roadmap for Semiconductors）首次提出“More Moore”和“More than Moore”兩種方向。

其中More Moore延續(xù)之前的整體思路，在器件結(jié)構(gòu)、溝道材料、連接導(dǎo)線、高介質(zhì)金屬柵、架構(gòu)系統(tǒng)、制造工藝等方面進(jìn)行創(chuàng)新研發(fā)，繼續(xù)沿著摩爾定律縮小數(shù)字集成電路的特征尺寸。

但是，隨著工藝制程進(jìn)入10nm以下，芯片設(shè)計(jì)成本快速提高，數(shù)據(jù)顯示16nm工藝的芯片設(shè)計(jì)成本為1.06億美元，到5nm增至5.42億美元。側(cè)重封裝技術(shù)的More than Moore路徑越來(lái)越被重視。

不斷加高的“硅圍欄”

在當(dāng)前的國(guó)際地緣及行業(yè)發(fā)展環(huán)境下，中國(guó)企業(yè)研發(fā)尖端芯片以及高性能服務(wù)器等設(shè)備的空間正變得日益逼仄。美國(guó)正在不斷加高“硅圍欄（Silicon Fence）”，想要通過(guò)芯片制造的管控手段實(shí)現(xiàn)對(duì)中國(guó)半導(dǎo)體發(fā)展進(jìn)行遏制的目標(biāo)：

8月12日，美國(guó)商務(wù)部BIS更新出口管制規(guī)則，限制3nm以下芯片設(shè)計(jì)EDA軟件出口；10月7日，美國(guó)商務(wù)部BIS發(fā)布“史上最嚴(yán)出口管制”新規(guī)，近乎全面限制對(duì)華的先進(jìn)芯片技術(shù)、設(shè)備和設(shè)計(jì)內(nèi)核等。

12月14日，ARM確認(rèn)對(duì)華禁售其最新的Neoverse V系列架構(gòu)。這將會(huì)導(dǎo)致阿里等云計(jì)算企業(yè)后續(xù)芯片設(shè)計(jì)難以同步迭代，進(jìn)而影響國(guó)內(nèi)云計(jì)算、需要高精算力的超算以及人工智能等產(chǎn)業(yè)的發(fā)展。

在這樣的環(huán)境背景下，一些中國(guó)芯片公司開(kāi)始尋求采用日益復(fù)雜的開(kāi)源芯片RISC-V，以取代ARM的設(shè)計(jì)。但國(guó)內(nèi)業(yè)界還有待進(jìn)一步采取有效對(duì)策，以實(shí)現(xiàn)技術(shù)及產(chǎn)業(yè)等發(fā)展突圍。

什么是先進(jìn)封裝技術(shù)？

集成電路產(chǎn)業(yè)鏈包括集成電路設(shè)計(jì)、集成電路晶圓制造、芯片封裝和測(cè)試、設(shè)備和材料行業(yè)。芯片封裝測(cè)試環(huán)節(jié)是指芯片制造工藝完成后的封裝測(cè)試環(huán)節(jié)，傳統(tǒng)封裝方式包括DIP、SOP、QFP等。

先進(jìn)封裝是相較于傳統(tǒng)封裝而言。隨著電子產(chǎn)品進(jìn)一步朝向小型化與多功能的發(fā)展，芯片尺寸越來(lái)越小、種類越來(lái)越多等，使得三維立體（3D）封裝、扇形封裝（FOWLP/PLP）、微間距焊線技術(shù)，以及系統(tǒng)封裝（SiP）等先進(jìn)封裝技術(shù)成為延續(xù)摩爾定律的最佳選擇之一。

蘋(píng)果的M1 ultra芯片采用臺(tái)積電的CoWoS-S封裝技術(shù)，將兩顆M1 Max晶粒從內(nèi)部進(jìn)行互連，從而提升了芯片的性能水平；華為的芯片疊加專利也是如此，是將兩顆14nm芯片合并成一顆芯片，從而擁有與7nm不相上下的性能水平。

先進(jìn)制程工藝走到物理極限之后，未來(lái)芯片性能對(duì)于設(shè)計(jì)與封裝的依賴就會(huì)變得越來(lái)越大。研究機(jī)構(gòu)Yole的數(shù)據(jù)顯示，2021年先進(jìn)封裝市場(chǎng)規(guī)模已經(jīng)達(dá)到了約350億美元，到2025年這一數(shù)字將上升至420億美元。

而Chiplet就是對(duì)傳統(tǒng)SiP技術(shù)的繼承與發(fā)展，屬于先進(jìn)封裝的一種。其可將多種芯片（如I/O、存儲(chǔ)器和IP核）在一個(gè)封裝內(nèi)組裝起來(lái)，這樣可以通過(guò)對(duì)不同功能模塊的芯片選用合適的制程工藝，從技術(shù)方面實(shí)現(xiàn)各功能的最優(yōu)化、成本的最小化、性價(jià)比的最大化、模塊復(fù)用的靈活化。

簡(jiǎn)單來(lái)說(shuō)，Chiplet技術(shù)是對(duì)原本復(fù)雜的SoC芯片的解構(gòu)，將滿足特定功能的裸片通過(guò)die-to-die內(nèi)部互連技術(shù)與底層基礎(chǔ)芯片封裝組合在一起，類似于搭建樂(lè)高積木一般，最后集成為一個(gè)系統(tǒng)級(jí)芯片。

Marvell創(chuàng)始人周秀文在ISSCC 2015上就提出了類似的芯片架構(gòu)概念 —— Mochi（模塊化芯片）；2018年，AMD公司率先將Chiplet應(yīng)用于商業(yè)產(chǎn)品當(dāng)中，其推出的“霄龍”型號(hào)處理器中就采用了小芯片架構(gòu)設(shè)計(jì)，是當(dāng)時(shí)功能集成度最高的芯片。

在數(shù)字經(jīng)濟(jì)趨勢(shì)下，各種超大算力芯片將有望率先采用基于Chiplet的設(shè)計(jì)實(shí)現(xiàn)思路和工程實(shí)踐方法。高性能服務(wù)器/數(shù)據(jù)中心、自動(dòng)駕駛、筆記本/臺(tái)式電腦、高端智能手機(jī)等將在未來(lái)幾年成為Chiplet的主要應(yīng)用場(chǎng)景，引領(lǐng)該市場(chǎng)增長(zhǎng)。

可以從先進(jìn)封裝技術(shù)實(shí)現(xiàn)突破

2021年中國(guó)本土芯片產(chǎn)值占本土市場(chǎng)需求的比例僅16.7%，總部在中國(guó)的企業(yè)占比僅 6.6%。

在集成電路設(shè)計(jì)和制造環(huán)節(jié)，我國(guó)和世界頂尖水平差距較大，特別是在制造領(lǐng)域最為薄弱，而封測(cè)環(huán)節(jié)則為我國(guó)集成電路三大領(lǐng)域最為強(qiáng)勢(shì)的環(huán)節(jié)。根據(jù)ittbank數(shù)據(jù)，2021年全球營(yíng)收前十大封測(cè)廠商排名中，有三家企業(yè)位于中國(guó)大陸，分別為長(zhǎng)電科技、通富微電和華天科技，分別排名第三、第五和第六。

長(zhǎng)電科技去年提出從“封測(cè)”到“芯片成品制造”的概念升級(jí)，長(zhǎng)電CEO鄭力提到：“封測(cè)”這個(gè)詞已經(jīng)不能很好地表達(dá)先進(jìn)封裝的含義，以及高密度封裝的技術(shù)需求和技術(shù)實(shí)際狀態(tài)。所以以“成品制造”去描述更為貼切，可以反映當(dāng)下的集成電路最后一道制造流程中的技術(shù)含量和技術(shù)內(nèi)涵。

封裝工藝對(duì)于“中國(guó)芯”的發(fā)展是具有積極意義的。在頂尖的封裝工藝加持下，通過(guò)多芯片的重組堆疊，我們也能實(shí)現(xiàn)和高端芯片同樣的性能水平。而這也將降低中國(guó)芯對(duì)光刻機(jī)的依賴，也算是“去美化“進(jìn)程中的重要一步。

盡管Chiplet目前還不能替代以光刻機(jī)的演進(jìn)為主要方向的傳統(tǒng)集成電路的技術(shù)路線，但在一些特定的場(chǎng)景下，Chiplet設(shè)計(jì)方式結(jié)合成熟制程工藝，已經(jīng)可以“小于等于”先進(jìn)制程工藝。對(duì)于像數(shù)據(jù)中心等一些對(duì)芯片功耗和面積的要求并不高的場(chǎng)景，Chiplet是可以用來(lái)解決一些先進(jìn)工藝不足的難題的。

此外，國(guó)內(nèi)半導(dǎo)體創(chuàng)業(yè)企業(yè)中做CPU、GPU等“大芯片”的企業(yè)越來(lái)越多，隨著功能集成要求更多，性能要求更高，設(shè)計(jì)面臨的挑戰(zhàn)也越來(lái)越大，Chiplet則可以實(shí)現(xiàn)不同功能模塊的區(qū)隔，根據(jù)各自的最優(yōu)迭代節(jié)奏分階段演進(jìn)，有效降低研發(fā)難度。

此外，先進(jìn)的封裝技術(shù)除了可以提升芯片的性能以外，還可以助力先進(jìn)工藝的研發(fā)。臺(tái)積電能做到今天領(lǐng)先全球的頂尖水平，也得益于其早期在封裝業(yè)務(wù)領(lǐng)域的經(jīng)驗(yàn)積累，通過(guò)封裝業(yè)務(wù)外包，逐漸了解芯片構(gòu)造，進(jìn)一步研發(fā)技術(shù)，積累經(jīng)驗(yàn)、培養(yǎng)人才，之后再進(jìn)入芯片制造的領(lǐng)域。

中國(guó)首個(gè)原生Chiplet技術(shù)標(biāo)準(zhǔn)發(fā)布

12月16日，在“第二屆中國(guó)互聯(lián)技術(shù)與產(chǎn)業(yè)大會(huì)”上，首個(gè)由中國(guó)集成電路領(lǐng)域相關(guān)企業(yè)和專家共同主導(dǎo)制定的《小芯片接口總線技術(shù)要求》團(tuán)體標(biāo)準(zhǔn)正式通過(guò)工信部中國(guó)電子工業(yè)標(biāo)準(zhǔn)化技術(shù)協(xié)會(huì)的審定并對(duì)外發(fā)布。

這是中國(guó)首個(gè)原生集成電路Chiplet技術(shù)標(biāo)準(zhǔn)，對(duì)中國(guó)集成電路產(chǎn)業(yè)延續(xù)“摩爾定律”，突破先進(jìn)制程工藝限制，探索先進(jìn)封裝工藝技術(shù)具有重要意義。

其實(shí)在此之前中國(guó)就在著手準(zhǔn)備小芯片的標(biāo)準(zhǔn)制定了，2021年5月，由中科院計(jì)算所、工信部電子四院以及國(guó)內(nèi)多個(gè)芯片廠商，在工信部對(duì)《小芯片接口總線技術(shù)要求》正式立項(xiàng)。

如今這項(xiàng)標(biāo)準(zhǔn)終于發(fā)布，有助于行業(yè)的規(guī)范化、標(biāo)準(zhǔn)化發(fā)展，為賦能集成電路產(chǎn)業(yè)打破先進(jìn)制程限制因素，提升中國(guó)集成電路產(chǎn)業(yè)綜合競(jìng)爭(zhēng)力，加速產(chǎn)業(yè)進(jìn)程發(fā)展提供指導(dǎo)和支持。或許后續(xù)的目標(biāo)就是完善生態(tài)建設(shè)，在標(biāo)準(zhǔn)的基礎(chǔ)上定下長(zhǎng)遠(yuǎn)的發(fā)展目標(biāo)。

而在今年3月，在蘋(píng)果公司發(fā)布M1 Ultra的前一周，英特爾、AMD、Arm、臺(tái)積電、三星、日月光、高通、微軟、谷歌云、Meta等十家巨頭聯(lián)合發(fā)起了一項(xiàng)Chiplet的新互聯(lián)標(biāo)準(zhǔn)UCle。這幾位成員中有全球頂級(jí)的芯片制造商，有全球最大的芯片封測(cè)商，也有領(lǐng)先的芯片設(shè)計(jì)企業(yè)。這次半導(dǎo)體產(chǎn)業(yè)鏈的集結(jié)，也被行業(yè)看做Chiplet標(biāo)準(zhǔn)推廣普及的新起點(diǎn)。

除了各大巨頭的追捧外，Chiplet能夠互連的標(biāo)準(zhǔn)和統(tǒng)一的接口同樣是生態(tài)和市場(chǎng)變強(qiáng)變大的重要因素。雖然Chiplet正展現(xiàn)出諸多好處和市場(chǎng)潛力，但是要充分發(fā)揮其效力，仍面臨著一些需要解決的難題和挑戰(zhàn)。

首先，解決互聯(lián)標(biāo)準(zhǔn)只是第一步，未來(lái)隨著Chiplet技術(shù)的發(fā)展終究會(huì)使小芯片間的互聯(lián)達(dá)到更高的密度，要應(yīng)對(duì)先進(jìn)封裝功能和密度的不斷提升，散熱、應(yīng)力和信號(hào)傳輸?shù)榷际侵卮蟮目简?yàn)。

其次，對(duì)于芯片設(shè)計(jì)來(lái)說(shuō)，雖然依托Chiplet無(wú)需再去設(shè)計(jì)復(fù)雜的大芯片，但是將SoC分解Chiplet化，并將其整合到一個(gè)2.5D/3D封裝當(dāng)中，會(huì)帶來(lái)系統(tǒng)復(fù)雜度的大幅提升，在系統(tǒng)設(shè)計(jì)方面存在較大挑戰(zhàn)。

最后，在芯片測(cè)試層面，將一顆大的SoC芯片拆分成多個(gè)芯粒，相較于測(cè)試完整芯片難度更大，尤其是當(dāng)測(cè)試某些并不具備獨(dú)立功能的Chiplet時(shí)，測(cè)試程序更為復(fù)雜。

除了芯片設(shè)計(jì)、驗(yàn)證、封裝與測(cè)試以外，Chiplet技術(shù)需要EDA工具從架構(gòu)探索、芯片設(shè)計(jì)、物理及封裝實(shí)現(xiàn)等提供全面支持，以在各個(gè)流程提供智能、優(yōu)化的輔助，避免人為引入問(wèn)題和錯(cuò)誤。支持Chiplet芯片設(shè)計(jì)的EDA工具鏈以及生態(tài)是否完善，是否可持續(xù)發(fā)展，也是Chiplet技術(shù)成功所需要解決的關(guān)鍵問(wèn)題。