RL78族噪聲的相關(guān)注意事項(xiàng)及對(duì)策應(yīng)用說明

作者：時(shí)間：2023-02-14 來源：瑞薩電子

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫(kù)查詢

本篇應(yīng)用說明介紹了RL78族有關(guān)噪聲的注意事項(xiàng)及其對(duì)應(yīng)方法。本應(yīng)用說明中介紹的噪聲對(duì)應(yīng)方法僅作為通常的噪聲處理方法，在實(shí)際使用時(shí)，請(qǐng)?jiān)趯?shí)施本處理方法后對(duì)系統(tǒng)進(jìn)行詳細(xì)的評(píng)價(jià)。

本文引用地址：http://m.butianyuan.cn/article/202302/443337.htm

1. 噪聲的相關(guān)注意事項(xiàng)

1.1 縮短布線長(zhǎng)度

1.1.1

引腳的布線

1.1.2 時(shí)鐘輸入/輸出引腳的布線

1.2 在VSS-VDD之間連接旁路電容器

1.3 模擬輸入引腳的布線處理

1.4 對(duì)諧振器的考慮

1.4.1 避開有大電流流過的信號(hào)線

1.4.2 避開有高速電平變化的信號(hào)線

1.5 輸入/輸出端口的處理

1. 噪聲的相關(guān)注意事項(xiàng)

1.1 縮短布線長(zhǎng)度

電路板上的布線可能會(huì)成為接收噪聲信號(hào)的天線。因此，總的布線長(zhǎng)度越短（mm單位），將噪聲信號(hào)引入單片機(jī)內(nèi)部的可能性就越低。

1.1.1 引腳的布線

要盡量縮短連接引腳的布線。特別是在引腳與VSS引腳之間連接電容時(shí)，以及復(fù)位集成電路與對(duì)應(yīng)的引腳連接時(shí)，一定要以最短的布線（20mm以內(nèi)）連接。

<理由>

輸入到引腳的復(fù)位信號(hào)的脈沖寬度要求有一定的時(shí)序，如果短于正常復(fù)位脈沖寬度的干擾信號(hào)輸入到引腳，那么在單片機(jī)完成內(nèi)部初始化之前復(fù)位被解除，導(dǎo)致程序失控。

圖1.1 引腳的布線

1.1.2 時(shí)鐘輸入/輸出引腳的布線

? 要盡量縮短連接時(shí)鐘輸入/輸出引腳的布線。

? 應(yīng)該以最短的布線（20mm以內(nèi)）連接諧振器電容的接地引線和單片機(jī)的VSS引腳。

圖1.2 時(shí)鐘輸入/輸出引腳的布線

<理由>

當(dāng)有噪聲干擾侵入時(shí)鐘輸入/輸出引腳時(shí)，時(shí)鐘的波形會(huì)發(fā)生紊亂，導(dǎo)致誤操作和失控。另外，如果噪聲使單片機(jī)的VSS電平和諧振器的VSS電平之間產(chǎn)生電位差，正確的時(shí)鐘會(huì)無法輸入到單片機(jī)。

1.2 在VSS-VDD之間連接旁路電容器

請(qǐng)按照下列條件，在VSS-VDD之間連接0.1uF左右的旁路電容器。

? VSS引腳—旁路電容器的布線長(zhǎng)度應(yīng)該和VDD引腳—旁路電容器的布線長(zhǎng)度相等。

? VSS引腳—旁路電容器的布線長(zhǎng)度和VDD引腳—旁路電容器的布線長(zhǎng)度一定要最短。

? VSS和VDD使用的布線要比其他信號(hào)線寬。

? 電源布線要經(jīng)由旁路電容器連接至VSS引腳和VDD引腳。

圖1.3 VSS-VDD之間的旁路電容器

1.3 模擬輸入引腳的布線處理

? 請(qǐng)?jiān)谀M輸入引腳連接的模擬信號(hào)線的盡可能靠近單片機(jī)的位置上，串聯(lián)100~1kΩ左右的電阻。

? 請(qǐng)?jiān)谀M輸入引腳與VSS引腳之間的盡可能靠近VSS引腳的位置上連接電容值在1000pF左右的電容。并且，模擬輸入引腳至電容的布線長(zhǎng)度應(yīng)該和VSS引腳至電容的布線長(zhǎng)度相等。

<理由>

一般來說，輸入模擬輸入引腳的信號(hào)通常都是從傳感器傳出來的。而用于檢測(cè)運(yùn)行情況的傳感器，多數(shù)都設(shè)置在遠(yuǎn)離安裝了單片機(jī)的電路板的位置，因此它與模擬輸入引腳之間的布線必然會(huì)變長(zhǎng)。由于較長(zhǎng)的布線會(huì)成為接收噪聲信號(hào)的天線，所以模擬輸入引腳很容易接收噪聲。