HV SJ MOSFET工作在第三象限時電流路徑探究

相信各位工程師在日常的電源設(shè)計中，當面對ZVS的場景時，經(jīng)常會有如下的困惑：比如大名鼎鼎的LLC，工作在死區(qū)時，MOSFET 寄生二極管續(xù)流，當完成了對結(jié)電容的充放電之后，再打開MOSFET以降低器件的損耗。

細心的工程師可能就會發(fā)現(xiàn)一個有趣的問題，我們這里拿IPW60R024CFD7舉例說明，假設(shè)死區(qū)時刻，流過二極管的電流為50A (125℃結(jié)溫），那么此刻MOSFET源漏極壓降Vsd=0.96V；（如下圖所示）

當死區(qū)結(jié)束，給到驅(qū)動信號，打開MOSFET，假設(shè)電流完全流過溝道，那么此刻Vsd=50*0.024*1.9=2.28V。（備注：1.9為125℃下電阻標準化比率）

這時候您可能心里就要犯嘀咕了：打開了MOSFET后，導通損耗反而變大了？電流到底是走溝道還是體二極管？如果損耗變大了那么我還需要打開MOSFET嗎？

帶著以上疑問，我們來細細的品一下HV SJ MOSFET的一些小知識吧！

HV SJ MOSFET小知識

SJ MOSFET的剖面圖如下所示：在這個結(jié)構(gòu)中，我們可以看到三個器件模型：

1.NMOS 導電溝道

2.寄生NPN三極管（BJT）

3.寄生PIN二極管

以上2種寄生結(jié)構(gòu)分別對MOSFET器件的物理參數(shù)有著如下的限制：

1.寄生BJT : 限制MOSFET器件dVds/dt能力，寄生BJT導通條件約為dVds/dt > VBE(BJT)/(Rp+ * Cdb)，硬開關(guān)場景需要考慮該因素；

2.寄生體二極管 : 限制MOSEFT器件dI/dt反向恢復(fù)能力(Qrr)，硬開關(guān)場景需要考慮該因素。

當MOSFET工作在開關(guān)狀態(tài)時，處于線性工作區(qū)，其物理特性為等效電阻，（如下圖所示），二極管I-V曲線大家都耳熟能詳，那么當二者同時導通電流時，會是怎樣？簡單的幾何相加嗎？

探究MOSFET在第三象限的工作

根據(jù)常識我們知道，對于一個給定的MOSFET，其導通電流的能力，宏觀上，與驅(qū)動電壓大小，MOSFET結(jié)溫都有著密切聯(lián)系。那么當MOSFET工作在第三象限是否還有類似的關(guān)系呢？我們這里采用控制變量法，通過仿真來一探究竟：

首先我們看同一結(jié)溫（25℃）下，不同的驅(qū)動電壓I-V曲線：

由上仿真結(jié)果圖我們可以總結(jié)出：

1.Vgs< Vgs(th)時，溝道尚未打開，MOSFET I-V曲線表現(xiàn)為二極管特性；

2.Vgs>Vgs（Miller）時，溝道打開，MOSFET IV曲線在小電流下表現(xiàn)為純阻性（I-V曲線呈現(xiàn)線性關(guān)系），在大電流下表現(xiàn)為溝道、寄生體二極管二者共同作用（I-V曲線呈現(xiàn)非線性關(guān)系）；

3.在大電流場景下，Vgs電壓越高，MOSFET器件呈現(xiàn)阻性（I-V曲線斜率）越大。

其次，我們再看一下不同結(jié)溫下 MOSFET I-V曲線，有如下結(jié)論：

1.Vgs<Vgs(th)時，溝道尚未打開，結(jié)溫越高，寄生體二極管導通閾值電壓越低，電阻率越低（二極管特性）；

2.Vgs>Vgs(miller)時，溝道打開，小電流下，結(jié)溫越高，器件電阻率越高；大電流下，結(jié)溫越高，器件的電阻率越低。

MOSFET器件溝道本身為少子（電子）導電，其溫度越高，電子遷移率越低，因此阻性越大；PIN二極管、BJT 均為雙極型載流子器件，其電導調(diào)制效應(yīng)起主導作用，因此電流越大，阻性越低；溫度越高，（電導調(diào)制效應(yīng)越強，載流子濃度越高）阻性越小。

微觀世界的神秘風采

好奇的工程師朋友們肯定想知道：在微觀世界下，是什么之間的相互作用，導致了上述的結(jié)果呢？我們在這里拋磚引玉，嘗試性的扒開微觀世界的面紗，一瞥其神秘風采：

1.當Vgs=0時， P、N、N+ 摻雜層形成PIN二極管的結(jié)構(gòu)，在外加電場的作用下，電子源源不斷的通過電源負極，注入到N+層，N層，使得輕摻雜的N層載流子濃度以非線性的形式快速提高，大大提高了通流能力；空穴同理。

2.N+、P+、N摻雜層形成NPN  BJT結(jié)構(gòu)，變化的電場改變電子移動方向、速度（電流方向、大?。?，當電子（位移電流）流過P+層（等效電阻）以及P+層與襯底等效電容的產(chǎn)生的壓降>BJT的開通閾值電壓V??時，（即當外加電場變化率dVds/dt > VBE(BJT)/(R?+ * Cdb)時，）BJT導通。

3.當Vgs > Vgs(miller)時，P+層足夠多的電子被吸附到柵氧層表面，形成導電溝道，此時MOSFET溝道導通：

    1）當電流較小時，MOSFET Vsd兩端管壓降 < 二極管開通閾值，不足以維持二極管內(nèi)部反型層，二極管關(guān)閉，此刻電流完全流經(jīng)溝道。

    2）當電流較大時，MOSFET Vsd 兩端管壓降 > 二極管開通閾值，二極管參與導通：PIN結(jié)構(gòu)二極管內(nèi)部電子空穴對均參與導電。由于Gate-Souce正電壓的存在，將會捕獲PIN結(jié)構(gòu)二極管部分自由移動的電子空穴對，進而呈現(xiàn)出Vgs電壓越高，電阻率越大的結(jié)果。當在導電溝道內(nèi)的電子移動速率、數(shù)量與PIN二極管的電子空穴對移動速率、數(shù)量達到動態(tài)平衡時，器件進入穩(wěn)態(tài)。

通過以上的分析，我們知道了MOSFET器件工作于第三象限時，電流路徑不是簡單的加和，是溝道跟寄生結(jié)構(gòu)的共同作用效果。

能效非凡，低碳未來

既然是這樣，那么為什么我們在器件處于第三象限時，我們還要打開驅(qū)動，讓溝道也參與導電呢？（此刻的阻抗明顯更大了）

答案是這樣的：MOSFET寄生的結(jié)構(gòu)雖然可以大大的降低導通阻抗，但是由于電導調(diào)制效應(yīng)的存在，使得載流子復(fù)合消失過程時間大大增加，進而導致嚴重的關(guān)斷損耗。在實際的電路設(shè)計中，需要權(quán)衡開關(guān)損耗、導通損耗，折衷處理。通常，對于硅基 MOSFET來講，導通損耗與關(guān)斷損耗會控制在一個數(shù)量級上。在如今的電源產(chǎn)品中，開關(guān)頻率已經(jīng)從幾十KHz覆蓋到幾個MHz，即使是ZVS的拓撲結(jié)構(gòu)（比如LLC），由于關(guān)斷損耗的存在，也需要完全打開溝道，使得盡可能多的電流流經(jīng)溝道，這樣在關(guān)斷時有，PIN結(jié)構(gòu)二極管內(nèi)載流子可以更快的復(fù)合消失，以減小器件關(guān)斷損耗(Qrr)。

好消息是伴隨著Infineon CoolGaN?器件的出現(xiàn)，GaN器件由于其材料特性（關(guān)斷損耗極?。⒔Y(jié)構(gòu)特性（不存在寄生二極管），在ZVS的拓撲（比如LLC），可以在不犧牲效率的前提下大幅提升開關(guān)頻率，將電源產(chǎn)品的功率密度、效率，往前推進一個新的時代。

來源：英飛凌，熊康明