“爭議”摩爾定律，英特爾反駁英偉達(dá)“結(jié)束論”

9月28日凌晨，面對摩爾定律的“信任危機(jī)”，英特爾CEO帕特·基辛格(Pat Gelsinger)表示，至少在未來十年里，摩爾定律“依然有效”。然而在一周前，英偉達(dá)創(chuàng)始人兼CEO黃仁勛卻表達(dá)了截然相反的觀點(diǎn)。黃仁勛在一場采訪中表示，以類似成本實(shí)現(xiàn)兩倍業(yè)績預(yù)期對于芯片行業(yè)來說已成為過去?！澳柖山Y(jié)束了。”

兩大芯片巨頭對于摩爾定律的分歧展現(xiàn)了當(dāng)下芯片企業(yè)對于技術(shù)演進(jìn)方向的不確定性。即便實(shí)現(xiàn)了晶體管堆積數(shù)量的增加，但是成本的飆升開始讓越來越多的企業(yè)停下對先進(jìn)制程的追逐，思考摩爾定律本身的合理性。

英偉達(dá)VS英特爾：摩爾定律過時了嗎？

摩爾定律由英特爾聯(lián)合創(chuàng)始人戈登·摩爾(Gordon Moore)在上世紀(jì)60年代提出，逐漸演變對芯片行業(yè)的技術(shù)預(yù)言：集成電路上可以容納的晶體管數(shù)目在大約每經(jīng)過18個月到24個月便會增加一倍。換言之，處理器的性能大約每兩年翻一倍，計算成本呈指數(shù)型下降。

從行業(yè)角度來看，業(yè)界一直遵循這一定律，并按前一代制程的0.7倍對新制程節(jié)點(diǎn)命名，這種線性升級正好帶來晶體管集成密度翻番。因此，出現(xiàn)了90納米、65納米、45納米、32納米——每一代制程節(jié)點(diǎn)都能在給定面積上，容納比前一代多一倍的晶體管。

這種對先進(jìn)制程的追逐也極大推動了計算產(chǎn)業(yè)的發(fā)展，從而孕育出了高速度的互聯(lián)網(wǎng)、智能手機(jī)和現(xiàn)在的車聯(lián)網(wǎng)、智能冰箱和自動調(diào)溫器等。

但隨著技術(shù)的發(fā)展，隨著工藝從微米級到納米級，同樣小的空間里集成越來越多的硅電路，產(chǎn)生的熱量卻越來越大，摩爾定律所推崇的“兩年處理能力加倍”的實(shí)現(xiàn)開始變得乏力。

在業(yè)內(nèi)看來，不斷逼近物理極限的晶體管加工早已讓現(xiàn)有的光刻技術(shù)“不堪重負(fù)”，CPU晶體管和能量大幅上升導(dǎo)致應(yīng)用性能只有小幅增長，Dennard(登納德)縮放效應(yīng)遇到了元件物理的瓶頸。此外，摩爾定律質(zhì)疑聲中最大的“噪音”來自于技術(shù)與成本的平衡。

英偉達(dá)認(rèn)為，隨著芯片架構(gòu)變得更加復(fù)雜，硅晶片變得更加昂貴。

黃仁勛此前在接受包括第一財經(jīng)在內(nèi)的記者采訪時表示，“今天12英寸的晶圓要貴得多，不是貴了一點(diǎn)點(diǎn)，是貴了非常非常多。技術(shù)越來越貴，所以我們必須使用更多辦法，像RTX、DLSS、SCR、Tensor Cores這樣的發(fā)明，使我們能夠繼續(xù)克服成本的增加?！?/p>

以晶圓代工成本為例，根據(jù)美國喬治敦大學(xué)沃爾什外交學(xué)院安全與新興技術(shù)中心（CSET）發(fā)布的研究數(shù)據(jù)顯示，臺積電一片采用3nm制程的12英寸晶圓，代工制造費(fèi)用約為3萬美元，約為5nm的1.75倍。在裸片（die）面積不變（即升級架構(gòu)，不增加晶體管數(shù)量）、良率不變的情況下，未來蘋果A17處理器如果采用3nm制程，成本將上漲到154美元/顆，成為iPhone第一大成本零部件，而5nm的A15處理器原來只是iPhone的第三大成本零部件。

“成本的增加對于一些芯片企業(yè)來說確實(shí)帶來了壓力?！盋ounterpoint分析師Brady對第一財經(jīng)記者表示，英偉達(dá)的部分產(chǎn)品從三星的8納米轉(zhuǎn)到臺積電的4納米時，成本多了一倍有余，芯片代工成本的上升讓企業(yè)選擇的技術(shù)路徑也會發(fā)生改變。

但在英特爾看來，摩爾定律不會因為無用而結(jié)束，也不會因為經(jīng)濟(jì)效益不足而受阻。目前，英特爾仍在積極嘗試在單個芯片上塞入更多晶體管。

基辛格在28日的講話中提到，英特爾正在推進(jìn)制造工藝的進(jìn)步，例如采用新的光刻技術(shù)和RibbonFET架構(gòu)，這能夠讓公司在每個芯片上繼續(xù)塞進(jìn)更多的晶體管，即使它們變得足夠小，小到可以用埃(0.1納米)單位來測量。

“我們希望從今天的單個封裝上容納大約1000億個晶體管開始，到這個十年結(jié)束時實(shí)現(xiàn)在單個封裝中加入一萬億個晶體管?！被粮癖硎?，摩爾定律至少在未來的十年里依然有效。

誰來拯救“摩爾定律”

“摩爾定律并非自然規(guī)律，而是對集成電路性能發(fā)展的觀測或預(yù)測。過去半個多世紀(jì)以來，半導(dǎo)體行業(yè)大致按照摩爾定律發(fā)展，單個芯片上集成的晶體管數(shù)量從幾千個增加到十幾億個?！盋IC灼識咨詢合伙人趙曉馬對記者表示，現(xiàn)在看來摩爾定律逐漸遭遇瓶頸。受制于芯片尺寸的物理極限、光刻技術(shù)、隧道效應(yīng)、功耗和散熱、供電能力等問題，從5nm到3nm再到2nm，其間隔都超過了2年時間。

趙曉馬認(rèn)為，現(xiàn)在半導(dǎo)體行業(yè)更像是進(jìn)入了后摩爾時代，需要拓展新的技術(shù)路線來延續(xù)摩爾定律。新集成、新材料、新架構(gòu)逐漸成為顛覆創(chuàng)新的焦點(diǎn)。新集成包括Chiplet、先進(jìn)封裝等，Chiplet由于其高性能、低功耗、高面積使用率以及低成本受到廣泛關(guān)注，在FPGA、GPU等高性能計算市場具備很高潛力?！?/p>

以Chiplet為例，這一技術(shù)通常被翻譯為“粒芯”或“小芯片”。單從字面意義上可以理解為更為“粒度更小的芯片”。它是一種在先進(jìn)制程下提升芯片的集成度，從而在不改變制程的前提下提升算力，并保證芯片制造良品率的一種手段。

舉例來說，在一顆7nm工藝制程的芯片中，一些次要的模塊可以用如22nm的較低的工藝制程做成Chiplet，再“拼裝”至7nm芯片上，原理如同搭積木一樣，這樣可以減少對7nm工藝制程的依賴。Chiplet模式也是在摩爾定律趨緩下的半導(dǎo)體工藝發(fā)展方向之一。

截至目前，包括英特爾、AMD在內(nèi)的多家芯片巨頭企業(yè)都曾表明或已經(jīng)在產(chǎn)品中導(dǎo)入Chiplet設(shè)計。華為曾在2019年推出了基于Chiplet技術(shù)的7nm鯤鵬920處理器。AMD今年3月推出了基于臺積電3D Chiplet封裝技術(shù)的第三代服務(wù)器處理芯片。蘋果則推出了采用臺積電CoWos-S橋接工藝的M1 Ultra芯片。

此外，趙曉馬表示，先進(jìn)封裝技術(shù)也是英特爾、臺積電等巨頭的重點(diǎn)投入方向之一，從而緩解摩爾定律的消逝。“目前行業(yè)內(nèi)主要有倒裝封裝、晶圓級封裝、2.5D/3D封裝以及SiP系統(tǒng)級封裝等。新材料主要是以SiC、GaN、GaAs為主的第三代半導(dǎo)體材料，具有高頻、高功率、耐高壓高溫等特性，在5G、光伏等領(lǐng)域廣泛應(yīng)用。而新架構(gòu)是指突破馮諾依曼架構(gòu)的新芯片架構(gòu)，例如異構(gòu)計算、RISC－V精簡指令集架構(gòu)等。英偉達(dá)重點(diǎn)投入新架構(gòu)來推動加速計算，新推出的Hopper GPU架構(gòu)使AI計算性能顯著提升?！?/p>

“摩爾定律帶來的不是一場競賽?！庇⑻貭柛呒壴菏縈ark Bohr此前曾在一場制造大會上表示，誠然有一天可能會達(dá)到物理極限，但像1990年，當(dāng)晶圓上的晶體管大小達(dá)到用以印刷它們的光的波長(193納米)時，物理學(xué)界明確指出不能再向前推進(jìn)了，但計算型光刻技術(shù)和多重曝光跨越了那個挑戰(zhàn)。

在英特爾看來，摩爾定律已經(jīng)“失效”了很多次，但每一次都能在關(guān)鍵技術(shù)上實(shí)現(xiàn)突破，得以延續(xù)?！艾F(xiàn)在這個時候，需要整個產(chǎn)業(yè)鏈一起配合，微縮工藝要提升，需要光刻機(jī)，需要把它提升到能更精細(xì)地刻畫這些特征尺寸的層級?！庇⑻貭栔袊芯吭涸洪L宋繼強(qiáng)表示，摩爾定律的進(jìn)展不是一家之力，但是如果大家都相信摩爾定律，它仍然能夠以一定的節(jié)奏延續(xù)下去，仍然是會不斷有新的技術(shù)涌現(xiàn)出來。即使在現(xiàn)在CMOS工藝下，也還是可以推進(jìn)到2nm以下。

Brady則對記者表示，從行業(yè)發(fā)展趨勢來看，未來5年內(nèi)摩爾定律仍然會持續(xù)?！暗F(xiàn)在最大的問題在于需求部分的增長，未來市場是否仍然存在這么多小而快的產(chǎn)品需求，手機(jī)需求下降時，汽車、物聯(lián)網(wǎng)設(shè)備能否成為新技術(shù)的出?？冢@是最緊迫的問題，也是企業(yè)投入先進(jìn)技術(shù)的最大動力?！?/p>