QSPICE發(fā)明者隨筆——利用寬帶隙FET簡化高壓調節(jié)

Charley Moser擁有EE博士學位，是我最早的模擬設計導師之一。從他那里，我學到了很多知識——混合pi晶體管建模、用于穩(wěn)定性分析的Bode圖對最小相位系統的限制、為什么要使用緩沖器以及如何設計緩沖器、防止擊穿的雙極基極拉電流、SCR在高溫下的使用等。其中，如何在高電壓下調節(jié)低功率是最引人注目的創(chuàng)新；這對我來說極具價值，因為我是多家儀器公司帶電粒子光學方案中所用高壓電源設計領域的高手。

他教我用接地基極高壓晶體管進行并聯調節(jié)，并通過運算放大器驅動發(fā)射極。晶體管的增益帶寬將在其fT下降低3dB。用低電壓輸入控制高壓輸出需要很大的反饋分壓比，這會導致開環(huán)增益降低；因此晶體管在接地基極配置中對電壓增益的巨大貢獻非常有用，而且對于穩(wěn)定的環(huán)路來說應該不難控制。

該仿真演示了這一概念：

基于人人喜愛的彩電晶體管實用電路及其大信號階躍響應，可能看起來是這樣的：

使用超出其開路基極電壓額定值的晶體管有些冒險，但將基極接地可以消除集電極基極漏電，使其盡可能不發(fā)生故障。正軌電壓降至5V，這樣基極發(fā)射極也不會發(fā)生雪崩，從而避免晶體管老化。在調整補償值的過程中，我們很快就會發(fā)現很難改善穩(wěn)定時間。

但是，如今的寬帶隙FET使這種電路的設計變得微不足道：無需擔心額定電壓，而且補償更容易，只需花費上述設計的一小部分時間即可實現穩(wěn)定；此外，也無需負軌。

如果您連接負載的布線電容足夠低，則可能需要更小JFET的更高阻抗版本，以利用其較低電容的優(yōu)勢。

我在40年前與Charley失去了聯系（我的錯），但我覺得他會非常喜歡使用寬帶隙FET。

作者：Mike Engelhardt  來源：Qorvo