TSMC不會(huì)在2030年或更晚采用先進(jìn)的High-NA EUV芯片制造工具 ——英特爾本周剛剛收到了其第一臺(tái)：報(bào)告

TSMC 不急于采用ASML的High-NA EUV進(jìn)行大規(guī)模生產(chǎn)。

本周，英特爾開始收到其第一臺(tái)ASML的0.55數(shù)值孔徑（High-NA）極紫外（EUV）光刻工具，它將用于學(xué)習(xí)如何使用這項(xiàng)技術(shù)，然后在未來(lái)幾年內(nèi)將這些機(jī)器用于18A后的生產(chǎn)節(jié)點(diǎn)。相比之下，據(jù)中國(guó)Renaissance和SemiAnalysis的分析師表示，TSMC并不急于在不久的將來(lái)采用High-NA EUV，該公司可能要在2030年或更晚才會(huì)加入這一陣營(yíng)。

“與英特爾在轉(zhuǎn)向GAA（計(jì)劃在[20A]插入之后）后不久即開始使用High-NA EUV不同，我們預(yù)計(jì)TSMC將在N1.4時(shí)代后（很可能在N1之后，計(jì)劃在2030年后啟動(dòng)）插入High-NA EUV，”中國(guó)Renaissance的分析師Szeho Ng寫道。

英特爾的激進(jìn)工藝技術(shù)路線包括從20A（20埃，2納米級(jí)別）開始插入RibbonFET門全圍繞（GAA）晶體管和PowerVia背面電源傳遞網(wǎng)絡(luò)（BSPDN），然后通過18A對(duì)它們進(jìn)行改進(jìn)，然后開始使用High-NA EUV工具用于18A后的節(jié)點(diǎn)，以提供功耗、性能和面積特性以及最低循環(huán)時(shí)間。

配備0.33數(shù)值孔徑透鏡（Low-NA）的現(xiàn)代EUV光刻工具為大規(guī)模生產(chǎn)提供了13至16納米范圍內(nèi)的可實(shí)現(xiàn)臨界尺寸，這足以產(chǎn)生26納米的最小金屬間距和使用單一曝光的圖案形成設(shè)備產(chǎn)生的估計(jì)25至30納米的端到端互連間距。這足以適應(yīng)3納米級(jí)工藝技術(shù)（金屬間距在21至24納米之間），但在2納米及以上，金屬間距將縮小到約18至21納米（根據(jù)imec的說法），這將需要使用EUV雙圖案形成、圖案形成設(shè)備或High-NA單圖案形成。

英特爾計(jì)劃從20A開始插入圖案形成（即將進(jìn)入HVM），然后從18A開始使用High-NA EUV，從而使公司能夠簡(jiǎn)化其工藝流程，避免使用EUV雙光刻。然而，High-NA EUV光刻工具的價(jià)格顯然比Low-NA EUV掃描儀高得多，但High-NA EUV具有許多特殊性，包括2倍減少的曝光場(chǎng)。

因此，SemiAnalysis和中國(guó)Renaissance的分析師認(rèn)為，使用High-NA EUV機(jī)器的成本可能會(huì)比最初使用Low-NA EUV雙光刻更高，這就是為什么TSMC可能不愿意立即使用它，以確保低成本，盡管這可能會(huì)增加生產(chǎn)復(fù)雜性，也許降低晶體管密度。

“盡管Low-NA EUV多光刻在更多曝光通道上的吞吐量較低，但在最初的GAA嘗試中，它可能仍然比High-NA EUV昂貴；High-NA EUV為推動(dòng)更精細(xì)的CD（臨界尺寸）而提供更高的源功率，加速了對(duì)投影光學(xué)和光掩模的磨損，這超過了更高吞吐量的優(yōu)勢(shì)，”Szeho Ng解釋道。“這與TSMC采用最具成本競(jìng)爭(zhēng)力的技術(shù)來(lái)滿足量產(chǎn)市場(chǎng)的做法相一致?！?/p>

TSMC在2019年開始使用極紫外（EUV）光刻工具進(jìn)行芯片的大規(guī)模生產(chǎn)，比三星Foundry早數(shù)月，比英特爾早數(shù)年。英特爾希望在High-NA EUV方面超過三星Foundry和TSMC，這可能會(huì)確保一些戰(zhàn)術(shù)和戰(zhàn)略上的優(yōu)勢(shì)。唯一的問題是，如果TSMC在2030年或更晚才采用High-NA光刻技術(shù)，是否能夠保持其工藝技術(shù)的領(lǐng)導(dǎo)地位（即在英特爾之后四到五年）？